|
我也是碰到這類SPI的問題~
% {$ }: O- i; i; [$ l& R0 c$ `6 u4 F* i; B. g1 u
架構: CPU ---A/D bus---> CPLD ---SPI---> SLIC(FXS IC)
' n1 t( ?. A% H5 k: | hFW不願再傳輸時透過A/D bus製造SPI_CLK
$ v2 q. @! y4 E/ g- g# d(以便Data in與out使用,就是設SPI_CLK & SPI_Din在同一個REG,如REG1(4), REG1(5)..); x( ]7 X# w2 m! d3 B( t! v* s. v& B" [
# i, u7 Z8 N: g$ d+ @) z" i問題來了~ FW只想放一個8 bits的Data, 叫我試著轉成Serial進去SLIC (OMG~~)
0 g4 { E- w. y) H8 f( P2 O0 b/ k4 G, h9 P5 K
1.以前是FW產生CLK,我知道IC的SPI一個週期是122ns (8.196.......MHz)% v. s V$ d6 Y8 P7 x9 Q N% n
此頻率如何產生??' r* h; k6 l, X% B
! Q5 m" L7 ?" O3 g9 j% @! }* _
2.可以提供SPI 相關的程式碼嗎? (原PO的"VHDL"連結被管理者管制,我看不到~~) |
|