tsmc 0.18 BCD process 認不到 w/o salicide電阻

weilun_1016

/ s6 S" i  R; r% f
' z7 i$ f" T8 W! E3 U$ o各位前輩好

小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見
! B( ]! r2 b, n0 e1 S0 |2 z
. c" G8 ]% t6 ]2 B9 @2 P; @小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE

在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL
) ^! q9 h& P8 |+ s! |# P6 S& m2 I
但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況
3 Z+ s+ f0 S- ]$ F  l( O

以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:

1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題

% \8 P2 m5 R' n( O! i1 x% M2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件
9 r3 D9 x; ^% [) K9 S) o* |6 y& O
我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer

$ q* k+ X* W7 {7 Y2 ^/ f) H1 ^
- T4 u/ W! \, M& E; q
: u  i5 {/ `! W; h. @若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，

! Z; h7 ^" I) ]! t一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。
, e9 ~3 L: ^- d# I: N3 l+ v4 M: j& ]
請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了