tsmc 0.18 BCD process 認不到 w/o salicide電阻

weilun_1016

: j$ q2 R% Q  v6 [3 f
  r; \' P- m: |  F% C) u6 u各位前輩好
* _2 M/ z+ T9 X+ w8 g% r6 c
8 u) C' F! P0 g7 l) a" D小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見

小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE
7 G* @  N9 C7 A; c2 i
) |+ M! C' I' {+ h, {5 s在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL
* J& r& J* _7 H& ?/ \
但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況
1 r/ E, A/ W7 Z3 ?3 Z" g9 i) r6 @
6 z8 w8 t& l9 T! V4 s# F/ l3 t
. H8 i" n) e) j) N7 j  F以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:

1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題
5 K; ^) H& [5 v1 d+ t
1 ]2 P# P, e. \# @2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件

我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer



若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，

一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。

請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了

2 u' {' F: T8 n