加入T18 IOPAD之後 VSSE的gnd 會短路到所有port

DBL

大家好

" G$ H$ f7 E" a8 |$ M1 o( }1 ^1 A# Z. }在完成晶片的core之後要打上PAD去做靜電防護

但是我的VSSE PAD的接地端卻短路到所有AIN_18的port

造成LVS驗證顯示短路
5 x7 `9 N/ Q/ ?+ ^  J9 k; n& H& c
因為用的是TSRI給的library
( @$ U( a; q) @7 z, d- [+ u
3 f, w( ~* _1 f! E發現他們的AIN_18接口好像會直接短路到ESD的gnd @@(從layout 的佈局圖匡起來的虛線判斷的

而且製程檔中給的一顆範例layout我也跑不過LVS QAQ
" ^0 @9 K; Y! J2 T' q
0 t& W1 @1 v+ z3 h) N: O$ C" ~+ p是stream in 的時候就有問題了嗎?

請問有人有遇過類似的問題嗎 謝謝大家