2020 IC設計競賽問題

YMCK

各位版上大神大家好，小弟最近在練習設計競賽的歷屆試題，要用計數器的方式完成一個倍頻電路，題目的建議架構如下
, k2 |5 ]  x( p" s2 T/ u利用高頻取樣的方式讓計數器數到11的時候就去觸發OUT反向，但是題目有要求輸出訊號之傳輸延遲時間均需小於 2ns，但是我的延遲一直不會收斂，想請教各位大神有什麼電路架構可以使我的傳輸延遲收斂，感謝各位大神幫助
* v) `8 \0 o+ o3 ~  I) k