|
請問各位大大近日有更新virtuoso" N. p X2 N7 }% [ C
更新後跑LVS時卻抓不到port 3 w% t0 T# r/ p( _5 c: H6 L) P
LAYOUT 都是使用drawing畫並且已經有設好label(使用TEXT)和打在ME1
; q; \. t. X. V. m+ o1 B% b5 s' c3 f- f
我有試過改成pin 也是無法
: T* q1 G" E5 e(在virtuoso更新前是使用TEXT是成功的)) [* ~( i" E% \, p% ]2 J. d
也有比對layout 和 LVS 選項看是否跟更新前一樣都確認一樣 跑LVS後依然抓不到port3 N% ~. @0 n8 P$ Z
% p" u9 W$ o2 u9 s2 K* W$ y- B3 u( {" r
9 W1 ], i. j; [2 Q, j
空接label 照理來講會寫 某port未連接在導線上 ; Z, |% t' X8 T% |& Q/ u' V" ^' [
但是目前連警告都沒顯示1 U/ X. n' X4 K$ x4 V
所以確認 他是沒認到TEXT這東西- m9 p1 Q% k1 F n( o0 l' E
9 E# |0 V* g4 W. N# w2 W
! E0 y, g6 q }; P9 M! ^7 D r( f0 h4 P
網路爬文雖然有很多人討論抓不到port問題4 F0 F: i0 h% T8 G* Y8 ]# |) k/ ^
但是很多解答都是選錯purpose 或者 直接忽略port
0 j$ A+ q0 e6 I% K所以想問各位大大該如何解決 謝謝!!: ~. U, W1 h) s% W; E$ j! r0 D
$ S" {. S/ p0 P1 \" l; b' Q, H
目前是以inverter測試# v+ Y L: C7 [7 Z! y4 @! }& Y7 y
輸入輸出腳in out! g+ d2 b. d7 f3 i q+ _
電源接地 vdd! gnd!
& n6 w) q6 M( P7 ]5 r- e. b; z0 y* ^- _. g! M: p. I8 F
# G- ] k6 |, m! K- Z
錯誤訊息:- f1 v9 G. z/ [
WARNING: Invalid PATHCHK request "GROUND && ! POWER": no POWER nets present, operation aborted.
4 @. }8 O b0 e1 zWARNING: Invalid PATHCHK request "POWER && ! GROUND": no POWER nets present, operation aborted.
7 v: w7 N" O" f# iWARNING: Invalid PATHCHK request "! LABELED": no LABELED nets present, operation aborted.
: u- n0 K& G) u8 DWARNING: Invalid PATHCHK request "! POWER && ! GROUND": no POWER nets present, operation aborted.
% b1 e! L" b' d3 a" u--- WARNING: POWER, GROUND, LABELED or TEXT nets required by ERC operations do not exist. See ERC section of the transcript3 s0 C% x5 |% W/ d* a
: j4 {- f. ^0 F7 R
" @) G% w6 P! q8 O! ^& a0 V% @0 v' a; R. r2 `0 L0 L9 {* |8 T: L7 J. ~
4 W% i5 q& W, X/ l+ \" k
|
|