|
請問各位大大近日有更新virtuoso2 ]# G" n% X8 A% B4 v
更新後跑LVS時卻抓不到port . r+ d E: W! s
LAYOUT 都是使用drawing畫並且已經有設好label(使用TEXT)和打在ME1
& b: O( O8 k7 K( f( P- b, i. x" @+ d# _
我有試過改成pin 也是無法( \; Q/ L. F, R5 r& v- |4 n t: s
(在virtuoso更新前是使用TEXT是成功的)
" O0 T3 K: M: H) o1 z8 w( m0 X也有比對layout 和 LVS 選項看是否跟更新前一樣都確認一樣 跑LVS後依然抓不到port
( I# W; v0 L( X( L
$ i. U y; y4 h" }
3 f/ v# p* U1 X: A! S
! c) E2 n# c% [' m1 p空接label 照理來講會寫 某port未連接在導線上
% I& T* d: j, y+ a3 e! j但是目前連警告都沒顯示
% b L: A ^3 Z0 r' s5 w1 v* Q所以確認 他是沒認到TEXT這東西
) g2 {5 a6 ?. a/ ~ [% ?; ?/ G' m/ c1 `
) M" ]/ Y: H5 U2 @) O
# a* W+ b" b. R4 b9 ~7 ~ a網路爬文雖然有很多人討論抓不到port問題( h1 U. i* \/ f/ `5 E, @; Q
但是很多解答都是選錯purpose 或者 直接忽略port/ A0 N" p' _+ i+ E2 O4 m b
所以想問各位大大該如何解決 謝謝!!
+ c0 n1 q0 I2 A% i6 G$ N- d) S
- D P/ p! X& s0 s4 R$ V目前是以inverter測試2 [& d1 R t8 Q
輸入輸出腳in out# N& \' i) {+ C4 r3 ~# G' H( Q
電源接地 vdd! gnd!
; V2 N. J0 m7 V, r+ ?
, F; s" t& o/ E: D0 b. N2 }$ q0 X6 Q- T) S4 G
錯誤訊息:
$ |5 S9 Q2 b4 u B) _; S; kWARNING: Invalid PATHCHK request "GROUND && ! POWER": no POWER nets present, operation aborted.
1 H+ U- T! |5 S7 w, ?WARNING: Invalid PATHCHK request "POWER && ! GROUND": no POWER nets present, operation aborted.3 g2 C! ^$ g% W+ ?8 z
WARNING: Invalid PATHCHK request "! LABELED": no LABELED nets present, operation aborted.. C/ b. k4 \3 C5 D* ?1 A4 `; u
WARNING: Invalid PATHCHK request "! POWER && ! GROUND": no POWER nets present, operation aborted.7 @3 H* `( n& P0 [" r% l
--- WARNING: POWER, GROUND, LABELED or TEXT nets required by ERC operations do not exist. See ERC section of the transcript
1 h9 D @* Z& [6 Y- H$ @
- ^. s- w ]5 N3 x" Z( L
+ U7 u8 e& a# S2 u1 D2 `1 A1 D) i8 t. N* W+ r
% F$ }& [0 g! b4 a/ H! L( p# F
|
|