請問lay完一套cell library要如何產生.lib資訊？

sunnyodi

如題，請問各位版友，目前公司自己建完一套stdandard cell library
因為是自己設計的線路和layout，所以公司希望能夠轉出Designer所需的.lib檔
來提供Designer做Pre Simulation！
# r$ ?. W4 S/ g8 t" D**************************************************************
目前由網路上查到2012年CIC提供的資料，有一套Synopsys提供的Liberty NCX
似乎可以簡單有效的產出.lib檔案！
, c8 D4 u! ^7 i3 L看了這份資料後還是不太懂，以現在只有layout圖和spice檔案來說
  G( I% p. l* t不確定到底產生的過程還需要哪些檔案？

文中提到所需的檔案有
1)Model file  ==>  請Digtal Designer提供原始cell的model？
& i, |0 \2 z- L6 F2)Cell netlist  ==>  是指現在驗證LVS時所使用的spice檔案？
$ }4 g5 `6 i8 n, L( I0 z' q  r% @2 U9 \3 O8 B3)Input library  ==>  gds？還是該製程原廠提供的.lib？
4)Template files[非必要？]
" F! ~9 ?* }  }. b/ O※因小弟權限太低，所以無法附上連結，請google→"Synopsys Liberty NCX"
**************************************************************
- f! o, U1 k1 O* _0 a請版上各位版友協助，感激不盡！

tlhuang168

大大分享
" z1 D7 h. n+ P$ S  b6 q: z4 f真是太感謝了