請問lay完一套cell library要如何產生.lib資訊？

sunnyodi

如題，請問各位版友，目前公司自己建完一套stdandard cell library
因為是自己設計的線路和layout，所以公司希望能夠轉出Designer所需的.lib檔
來提供Designer做Pre Simulation！
# P& Y% r+ p- ~" K' B- T3 n  X: ?. C**************************************************************
目前由網路上查到2012年CIC提供的資料，有一套Synopsys提供的Liberty NCX
似乎可以簡單有效的產出.lib檔案！
看了這份資料後還是不太懂，以現在只有layout圖和spice檔案來說
不確定到底產生的過程還需要哪些檔案？
- O" Q! H: S1 Q/ U) _; x
% {: s# @& {) O' X/ \: _" }文中提到所需的檔案有
1 J- ]8 }/ r5 V; _; @9 V; E+ S1)Model file  ==>  請Digtal Designer提供原始cell的model？
2)Cell netlist  ==>  是指現在驗證LVS時所使用的spice檔案？
$ A% Z6 w) F' ?$ n3)Input library  ==>  gds？還是該製程原廠提供的.lib？
4)Template files[非必要？]
" i3 V! k" H: a7 ?$ C- q  D※因小弟權限太低，所以無法附上連結，請google→"Synopsys Liberty NCX"
**************************************************************
, j) B; C/ x3 D$ y請版上各位版友協助，感激不盡！

tlhuang168

大大分享
' b* g$ B& y+ Y/ K9 u0 o% o真是太感謝了