M0+ M0 M3 M4 Soft IP Cores

sinoicboy

遊客，如果您要查看本帖隱藏內容請回復

iconstart@gmail.com

├─AT420-DA-03001-r2p0-00rel0
│  └─docs
│          DDI0337G_cortex_m3_r2p0_trm.pdf
│         
├─AT420-DC-02008-r2p0-00rel0
  o  V. U! @+ \# z5 _$ e│  └─docs
│          DII0194A_cortex_m3_r2p0_csg.pdf
│         
" s# G4 y* h' L# v% i6 |& e5 H5 J, L├─AT420-DC-13001-r2p0-00rel0
; X9 R7 f, n$ D) Y/ S: T$ Q4 H6 T│  └─docs
% U  S: Z: C! X
│  │  │          CM3CodeMux.v
│  │  │          CM3flashmux.v
│  │  │          CM3ROMTable.v
4 T2 z+ k& c& _: W│  │  │          CortexM3Integration.v
, T& A& ?1 B# M  a│  │  │         
& D/ K3 Y- v: N" C│  │  ├─dapswjdp
│  │  │  │  README_DAPSWJDP
5 ?" x- S3 u; K, J│  │  │  │  
│  │  │  └─verilog
3 h9 l! j$ M5 f& L: n7 ]│  │  │          DAPDpApbDefs.v
│  │  │          DAPDpApbIfClamp.v
│  │  │          DAPDpApbSync.v
│  │  │          DAPDpClamp0.v
│  │  │          DAPDpEnSync.v
│  │  │          DAPDpIMux.v
│  │  │          DAPDpSync.v
/ k" f* [* }# S& [+ ]# |│  │  │          DAPJtagDpDefs.v
│  │  │          DAPJtagDpProtocol.v
1 x2 S  {2 Z0 W  X( h' W' x│  │  │          DAPSwDpApbIf.v
' J6 _+ u1 Y1 _│  │  │          DAPSwDpDefs.v
9 l4 P8 p( u# q- }/ z( {│  │  │          DAPSwDpProtocol.v
' l: C) ]. V7 w  X2 ]│  │  │          DAPSwDpSync.v
2 f/ s( o1 B- S: @│  │  │          DAPSWJDP.v
│  │  │          DAPSwjDpDefs.v
8 G" @& G& R2 L: m│  │  │          DAPSwjWatcher.v
│  │  │         
│  │  ├─models
; R- F) O( G% T. _- }" O│  │  │  └─cells
│  │  │          CM3ClkGate.v
: W- R. x0 B" f3 U/ C# H│  │  │          CM3EtmClkGate.v
│  │  │          CM3Sync.v
5 T5 A, A( s; n. G: M│  │  │         
│  │  └─tbench
5 \& l; c) C2 Y. H, J│  │      └─verilog
│  │              AhbToApb.v
& }% v/ x: a/ a+ [" K" M& K│  │              AtbLogger.v
│  │              BusMatrix.v
# T$ {$ K0 D! Q) N! O! Q│  │              ClkReset.v
│  │              CM3BusComparator.v


0 n; L0 W/ r+ u/ H" E' ~│      │  │  exclude_list.sc_waitstate

             │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
             │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
% d' z$ K" v0 Y" K5 T             │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
             │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
- a! k! v( n& j- b% `& @             │      │  
             │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
4 B8 ]/ g8 w" N2 s             │              cells_1.geo
& V' G& q! t) ?2 z4 n  q& @5 ^# D             │              cells_1.pwr
2 M' ^' m9 ?( B' b. ?2 _8 \             │              index.cli
             │              README.TXT
) q- o* b1 `) |6 ~" E: I8 g. Y- o( b             │              rulesets
             │              VERSION.TXT
, h* C+ q8 S' f* z             │              vias_1.geo
( B% u9 Y9 o* T1 g* a% E. E/ \: a5 Z             │              
) W7 H7 O$ K' X- o# W; \: ?             └─tsmc
                 └─t-n90-lo-sp-002-f1_1_6a_20060914
                     └─6X2Z
( z3 n; T4 L, h3 W- Z6 U* H$ r                             corner.defs
6 c! k" S& E' W  C. b
├─integration_kit
│  ├─logical
│  │  ├─cm0ikmcu
" e& i# R1 ^; i( U│  │  │  └─verilog
! p3 M( }  t  c' H│  │  └─tbench
4 S0 s6 W0 n" }( M! f% Z│  │      └─verilog
│  └─validation
│      ├─glogs
* R1 M  T  P* y" T) L6 W( I6 S│      ├─logs
│      ├─mdk
│      ├─srpg
│      ├─tests
! t/ |. `7 n! Q% d│      │  └─CMSIS
3 i6 i( n/ M* e. e' F6 k│      │      └─Core
│      │          ├─CM0
0 N; ^" |5 h9 [& p% m│      │          └─Documentation
+ P& V- m7 F. @) `6 o: T│      └─vectors
. O$ @1 x% G5 y2 @. s, r% R├─ipxact
│  ├─busdefs
5 l2 S; K5 Q/ G! Q' l8 w7 p/ G│  │  ├─amba.com
│  │  │  └─AMBA3
│  │  └─arm.com
│  │      ├─CoreSight
│  │      ├─Cortex-M0
7 H! H: Q0 I0 c6 x$ l│  │      └─CortexMCores
% W7 y7 v9 T' R6 D3 d│  ├─channels
│  │  └─arm.com
6 J/ w: A' i& F9 t% [│  │      └─Cortex-M0
│  │          └─rtl
│  └─components
│      └─arm.com
* _9 c  w7 l; H' _( q7 `│          └─Cortex-M0