brief for Cortex-M0/M3 Logical Validation Implementation

sinoicboy

├─doc
│  ├─Cortex-M0_TechnicalReferenceManual_Frame
│  │  └─graphics
│  ├─Cortex-M0_UserGuideReferenceMaterial_Frame
│  │  └─graphics
│  └─Cortex-M0_UserGuideReferenceMaterial_XML
: v( ]7 t0 d& @' a6 a│      └─graphics
7 k- V. Z3 B2 y1 ]├─implementation
│  └─vectors
│      ├─CORTEXM0IMP
9 P7 d# ~2 f8 n; h$ m2 t  ]│      │  ├─crf
" U" Q# y0 I" [0 H1 {/ X( i│      │  ├─srpg
2 Q) }8 G6 X9 w3 x9 C# |│      │  └─tbench
│      │      └─logs
( A. B* u1 V9 O5 q- [│      ├─CORTEXM0INTEGRATIONIMP
* L- g4 P9 W0 o│      │  ├─crf
' L0 S# C/ L4 Z, o, o│      │  ├─srpg
! X! d" M+ q/ a6 p. h/ C│      │  └─tbench
- F* {, h' s+ D# n: R│      │      └─logs
│      └─tools
│          └─VerilogCrf
├─integration_kit
│  ├─logical
│  │  ├─cm0ikmcu
│  │  │  └─verilog
! g" E8 w# `8 W: m3 Y│  │  └─tbench
│  │      └─verilog
% J9 h$ V/ @+ F& Y│  └─validation
" H! A3 T) X* [│      ├─glogs
& g  q0 I% A0 T5 {9 {) R│      ├─logs
│      ├─mdk
! j  S& n) Y: m! H' Z│      ├─srpg
# K6 G' G  a5 w$ n: a' P- E│      ├─tests
│      │  └─CMSIS
$ \8 I! P* Z  f8 u│      │      └─Core
( `9 W$ v+ f# Z/ [│      │          ├─CM0
│      │          └─Documentation
│      └─vectors
) a; ?! t9 m  x. V8 }8 d├─ipxact
' D/ i" H" H2 m, y' T8 `│  ├─busdefs
│  │  ├─amba.com
│  │  │  └─AMBA3
: C$ g1 ~+ i" r; S│  │  └─arm.com
. S  d  L& v/ N+ [6 d4 l  Q│  │      ├─CoreSight
8 P& x6 d" W) ?│  │      ├─Cortex-M0
" V7 O2 m% n- {' w' u' `│  │      └─CortexMCores
│  ├─channels
5 S* m) ?; c: N/ R& k│  │  └─arm.com
# z; @0 t: E: p+ a│  │      └─Cortex-M0
│  │          └─rtl
+ i3 d  V- i' \│  └─components
% G+ o4 f) \/ Y, _│      └─arm.com
2 _4 }2 n5 s" S9 h9 Y│          └─Cortex-M0
0 j1 b* x/ e6 c% h5 W7 z" M└─logical
) _7 e$ ~- g" O. a( u9 n- l    ├─cortexm0
    │  └─verilog
4 D: [' l& i0 }4 w    ├─cortexm0_dap
    │  └─verilog
6 P5 t5 B. n) j    ├─cortexm0_integration
    │  └─verilog
    ├─models
; b+ l) F5 T6 J% U9 ]    │  ├─cells
! M! z% Z- |6 ?/ \8 J( `6 c    │  ├─cpf
' a4 G9 b6 D2 B  d    │  ├─upf
* f# V" N8 z. f: _8 r    │  └─wrappers
! G3 c4 ?* q( q1 G. h$ o# s    └─ualdis
        └─verilog
; V, a, a# v  ]: I

遊客，如果您要查看本帖隱藏內容請回復

sinoicboy

├─AT420-DA-03001-r2p0-00rel0
│  └─docs
│          DDI0337G_cortex_m3_r2p0_trm.pdf
* |9 i  w1 w2 t│         
├─AT420-DC-02008-r2p0-00rel0
' l. X6 q2 s6 @/ T& N│  └─docs
│          DII0194A_cortex_m3_r2p0_csg.pdf
│         
├─AT420-DC-13001-r2p0-00rel0
1 b* `: D) t5 }# f- u8 `1 ^' c) K5 K│  └─docs

│  │  │          CM3CodeMux.v
│  │  │          CM3flashmux.v
, f8 j% a) M, ~: @" W│  │  │          CM3ROMTable.v
│  │  │          CortexM3Integration.v
$ p4 ?. d6 a2 k8 L5 ?- p) ?6 V4 O; a│  │  │         
' R8 R! C. h9 X9 m6 T- Z│  │  ├─dapswjdp
│  │  │  │  README_DAPSWJDP
9 C2 x/ g7 u- O' I; s│  │  │  │  
( Y2 S- `/ \: L│  │  │  └─verilog
│  │  │          DAPDpApbDefs.v
│  │  │          DAPDpApbIfClamp.v
│  │  │          DAPDpApbSync.v
% p: \$ u6 g8 r4 r; D3 V* u│  │  │          DAPDpClamp0.v
│  │  │          DAPDpEnSync.v
  R  W. M" W3 J3 O% @│  │  │          DAPDpIMux.v
8 o$ F. K" d  D5 w│  │  │          DAPDpSync.v
│  │  │          DAPJtagDpDefs.v
5 ^0 c9 r! q0 I* T+ i│  │  │          DAPJtagDpProtocol.v
' R: ?: I8 e( G& J! f3 X) Z│  │  │          DAPSwDpApbIf.v
5 G# a0 V( M( T9 _9 P" k5 l│  │  │          DAPSwDpDefs.v
0 S0 y) ^# a0 ?  _. R│  │  │          DAPSwDpProtocol.v
│  │  │          DAPSwDpSync.v
│  │  │          DAPSWJDP.v
3 v' O1 b. H2 W! s, m: e│  │  │          DAPSwjDpDefs.v
' L5 E5 I- t( G8 ~+ p│  │  │          DAPSwjWatcher.v
; I! H; r% H2 H+ X│  │  │         
- Y, _6 A+ K, W& n│  │  ├─models
│  │  │  └─cells
│  │  │          CM3ClkGate.v
8 D( d( C$ Q; T9 i│  │  │          CM3EtmClkGate.v
│  │  │          CM3Sync.v
  E; s- c% a, c# N  I│  │  │         
( x$ W$ x8 m: l- X. ]9 R; ]6 ~│  │  └─tbench
│  │      └─verilog
* Y4 w: `; p, [2 q) x/ g│  │              AhbToApb.v
│  │              AtbLogger.v
: T1 {( f# ~: Z1 ~8 K│  │              BusMatrix.v
│  │              ClkReset.v
. z3 H5 O0 b- s3 n, U│  │              CM3BusComparator.v
│  │              CM3BusGasket.v
│  │              CM3TestExAcMnAhb.v
│  │              CM3ValAHBSplit.v
' H0 m( E! ~; Z. |: I; o- l│  │              CM3ValApbTrickBox.v
│  │              CM3ValBusCompareCtrlReg.v
8 q+ B+ [3 {+ \* U* P. y$ J' y* N& W│  │              CM3ValControl.v
/ |* o2 I' x8 @$ |0 E6 g; U. j│  │              CM3ValDebugCore.v
│  │              CM3ValDualPortRAM.v
│  │              CM3ValDualPortWrapper.v
│  │              CM3ValETMTrickBox.v
% P  Q0 ~. n, x8 }' t3 F│  │              CM3ValHTMTrickBox.v
" f' I9 R1 A% b2 B) |* v8 z│  │              CM3ValIRQGenerator1.v
│  │              CM3ValIRQGenerator2.v
│  │              CM3ValJtagTrickBox.v
6 E& X: ]2 |" g- k0 f; O1 F- @│  │              CM3ValMemory.v
5 a# n* p- G: M) C" m│  │              CM3ValPMU.v
( |3 ]8 \0 |$ {8 A( p│  │              CM3ValRAM.v
  z' D9 l& }# M, L0 d│  │              CM3ValRAMWrapper.v
# L9 O+ j# w4 ?3 `/ {, [# s- k│  │              CM3ValScratchPad.v
│  │              CM3ValSWCapture.v
& ~; G2 R# r9 M5 M│  │              CM3ValTBDefs.v
│  │              CM3ValTraceOutput.v
│  │              CM3ValTraceSync.v
9 n# r( f" V+ e) c5 s" x
9 X1 h: A5 }  S│      │  │  exclude_list.sc_waitstate
  c+ k8 f* ^  Q, @( D
, i8 Q3 w+ {( ~) r( n! O! D            │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
1 t0 q0 D2 K0 V0 o            │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
+ D: K1 ^$ o* J, D* Z6 {            │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
  i- q" ~$ K' ^9 A  ?) e3 Z$ C4 V            │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
            │      │  
            │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
! s. b" Y# q9 y3 k9 \$ v' c+ [            │              cells_1.geo
            │              cells_1.pwr
            │              index.cli
+ y- f. ]  C2 y3 a( I: b            │              README.TXT
            │              rulesets
5 M0 j9 A2 o/ @+ o4 d: O$ J0 H            │              VERSION.TXT
7 N. M) P" n' w            │              vias_1.geo
            │              
            └─tsmc
7 H4 o$ P' ~  x; L/ _' H% \                └─t-n90-lo-sp-002-f1_1_6a_20060914
6 l( s4 W0 J; Q+ j; o' }1 D                    └─6X2Z
1 n- @% m4 B' F6 x, Y/ G                            corner.defs