brief for Cortex-M0/M3 Logical Validation Implementation

sinoicboy

├─doc
│  ├─Cortex-M0_TechnicalReferenceManual_Frame
4 H( u; W( [2 C( t) {│  │  └─graphics
; O' K1 ]: k* ~2 R1 w: I│  ├─Cortex-M0_UserGuideReferenceMaterial_Frame
! E/ W( `3 n/ O3 j│  │  └─graphics
+ `" l/ C! B; I: j( O│  └─Cortex-M0_UserGuideReferenceMaterial_XML
│      └─graphics
. |6 F( F& K4 I7 _; X├─implementation
( F# F" n6 ^7 S8 \6 K3 a8 x│  └─vectors
│      ├─CORTEXM0IMP
) E4 l8 O' Q& v│      │  ├─crf
7 `3 S  s- C$ z1 s0 W& B9 @* t5 o│      │  ├─srpg
│      │  └─tbench
! ?; B4 N) D- n4 h│      │      └─logs
│      ├─CORTEXM0INTEGRATIONIMP
1 F! Y% J9 |! j, n% w( Y# n; m│      │  ├─crf
9 g0 n" `& v5 r9 _│      │  ├─srpg
: H8 [# O! V. Q0 s- b( _│      │  └─tbench
│      │      └─logs
6 D$ r* i+ J( ?│      └─tools
│          └─VerilogCrf
9 E. |9 _! ~$ [, v) \├─integration_kit
  M" z; u! {+ }, C* m8 E│  ├─logical
4 c6 M  ?. V% g- Y; @2 q9 X│  │  ├─cm0ikmcu
; ]2 Z" [  ]/ j- [│  │  │  └─verilog
" D! n2 y2 C: \; {2 C│  │  └─tbench
- x" J- q6 q5 c" ]* Z& H* N( p6 A│  │      └─verilog
% K$ @. ~2 s  `, I3 M│  └─validation
& y8 P: ?5 I( d5 _│      ├─glogs
│      ├─logs
1 N. J$ o6 Y" r6 X2 w│      ├─mdk
5 W2 O' ^' j5 h" ~. N8 [7 y│      ├─srpg
│      ├─tests
3 r8 T. @* G7 u" a) C" n4 M$ d│      │  └─CMSIS
) }2 c+ T$ a# i$ U2 i│      │      └─Core
2 U. q$ V3 Q; c% q$ W, v│      │          ├─CM0
│      │          └─Documentation
│      └─vectors
1 f( w% c1 L* S, o9 j: G$ _├─ipxact
│  ├─busdefs
│  │  ├─amba.com
│  │  │  └─AMBA3
│  │  └─arm.com
│  │      ├─CoreSight
│  │      ├─Cortex-M0
│  │      └─CortexMCores
, \. Q# H/ Q( X; I! _│  ├─channels
1 z7 D8 j1 D$ {9 l/ h' m1 b$ O7 I2 h│  │  └─arm.com
# R. H2 f# `6 {- G, ^│  │      └─Cortex-M0
8 |( U+ x6 t  v/ [│  │          └─rtl
4 d% `% D3 ^# f) M3 x│  └─components
│      └─arm.com
( C+ Z: {- M8 i/ K! ?│          └─Cortex-M0
) {2 w& a0 q% w- B; ?└─logical
    ├─cortexm0
    │  └─verilog
  j6 q+ b5 f% `- e1 c4 y    ├─cortexm0_dap
; r2 b% F' r; Z7 r    │  └─verilog
    ├─cortexm0_integration
- [* F/ Y+ H! G    │  └─verilog
    ├─models
+ [4 T) Q- r- W( H/ P7 @! j    │  ├─cells
    │  ├─cpf
    │  ├─upf
    │  └─wrappers
- h& t  A" C8 c    └─ualdis
        └─verilog

遊客，如果您要查看本帖隱藏內容請回復

sinoicboy

├─AT420-DA-03001-r2p0-00rel0
│  └─docs
1 I" t0 o6 E9 s. ?│          DDI0337G_cortex_m3_r2p0_trm.pdf
│         
0 g7 |( N2 Q0 Y├─AT420-DC-02008-r2p0-00rel0
│  └─docs
│          DII0194A_cortex_m3_r2p0_csg.pdf
( w4 P( D/ k1 d/ a, R# u  L7 R│         
├─AT420-DC-13001-r2p0-00rel0
( k- N( U9 x2 X" @1 L$ G│  └─docs

│  │  │          CM3CodeMux.v
- n0 j" G  Q( Q) w│  │  │          CM3flashmux.v
│  │  │          CM3ROMTable.v
│  │  │          CortexM3Integration.v
' U! V0 n' Q1 P7 ^% X, y│  │  │         
  b; U. ?' G2 H( d$ e" `│  │  ├─dapswjdp
4 Q2 v2 V, \: x$ S│  │  │  │  README_DAPSWJDP
9 l& k- t: ^3 |5 o+ H│  │  │  │  
# N2 d* V- _* c' h│  │  │  └─verilog
│  │  │          DAPDpApbDefs.v
( j, Z5 W! W7 @; f0 A# c8 j9 Y│  │  │          DAPDpApbIfClamp.v
8 i& \& m, H0 j. C, M│  │  │          DAPDpApbSync.v
* p" h% s$ I8 D. B+ z# }│  │  │          DAPDpClamp0.v
│  │  │          DAPDpEnSync.v
│  │  │          DAPDpIMux.v
│  │  │          DAPDpSync.v
  S, B: m7 k; q, p% t* V│  │  │          DAPJtagDpDefs.v
& l# l7 K- H1 G, ^5 o│  │  │          DAPJtagDpProtocol.v
│  │  │          DAPSwDpApbIf.v
│  │  │          DAPSwDpDefs.v
│  │  │          DAPSwDpProtocol.v
│  │  │          DAPSwDpSync.v
│  │  │          DAPSWJDP.v
6 ~1 ~, o2 \! U9 b/ _│  │  │          DAPSwjDpDefs.v
2 o" |( ?7 V) A5 {2 U│  │  │          DAPSwjWatcher.v
0 ]; X0 @) m5 X( z& y│  │  │         
│  │  ├─models
│  │  │  └─cells
│  │  │          CM3ClkGate.v
│  │  │          CM3EtmClkGate.v
+ L. B: v( C* j( C│  │  │          CM3Sync.v
│  │  │         
) v, R5 W) M6 B* d+ a) W) d│  │  └─tbench
│  │      └─verilog
! J' S' k5 T" ^) u' B/ Z# Q│  │              AhbToApb.v
( o9 \7 B7 Z: u8 {( v, D/ f$ y" H│  │              AtbLogger.v
│  │              BusMatrix.v
, U: d0 X; I  v; L' ]4 Y│  │              ClkReset.v
8 [/ `3 L' p/ F; Q+ S+ Z0 m, J│  │              CM3BusComparator.v
7 O9 D1 ?0 }  X│  │              CM3BusGasket.v
│  │              CM3TestExAcMnAhb.v
: ~* U6 p$ ^# L8 O4 G! D│  │              CM3ValAHBSplit.v
│  │              CM3ValApbTrickBox.v
│  │              CM3ValBusCompareCtrlReg.v
$ U: r5 o$ w! ~- {, _5 p│  │              CM3ValControl.v
6 _4 u+ T2 C; [/ T  w! A$ u│  │              CM3ValDebugCore.v
1 T* B0 d. E: _& p│  │              CM3ValDualPortRAM.v
; |3 ^, q! w. T│  │              CM3ValDualPortWrapper.v
3 F+ e3 ]  b8 P0 ?- ?* R│  │              CM3ValETMTrickBox.v
│  │              CM3ValHTMTrickBox.v
│  │              CM3ValIRQGenerator1.v
1 ~$ v5 x. w" ^- m6 g│  │              CM3ValIRQGenerator2.v
# B' Q. A, E* K; `3 }1 Y│  │              CM3ValJtagTrickBox.v
│  │              CM3ValMemory.v
│  │              CM3ValPMU.v
│  │              CM3ValRAM.v
0 N0 ~( T' O5 M$ J* ]( g│  │              CM3ValRAMWrapper.v
$ R8 }/ h0 f/ p│  │              CM3ValScratchPad.v
# O. J6 u' Y; K' N│  │              CM3ValSWCapture.v
│  │              CM3ValTBDefs.v
8 Q( H1 }# ?1 x. c! l│  │              CM3ValTraceOutput.v
5 |! ?$ i5 E  b% }& c- {! ^+ u│  │              CM3ValTraceSync.v
, @+ x  U; a. R
5 I( X' `/ F2 \6 z│      │  │  exclude_list.sc_waitstate

; G1 R+ j% Y( p) `; f/ T' L0 z            │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
            │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
  v+ e# z: ]0 W9 e) W            │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
, J! `# ~! J* R& o& w1 o            │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
, H2 v& K% p4 ^- K$ r            │      │  
            │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
" A& X) c* @& z5 ~+ z            │              cells_1.geo
: I1 N, A0 i  l  p            │              cells_1.pwr
+ J5 `+ @9 a/ m7 j5 `; p            │              index.cli
$ ]) z+ {' p$ l- W. a# h& u  \" R            │              README.TXT
            │              rulesets
            │              VERSION.TXT
            │              vias_1.geo
- H) s3 [( c2 t6 p            │              
. A0 H& P0 y3 d5 W            └─tsmc
' n" t/ b1 m, A; E  W+ Q. V# J  z                └─t-n90-lo-sp-002-f1_1_6a_20060914
                    └─6X2Z
( d3 d. f- n8 R0 ^) D3 D                            corner.defs

mdtjason

回復 2# sinoicboy
3 m  P+ {+ C6 f. J

- [! X& X3 j8 @  ]. P( i( d' ]    thanks~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~``````

talrasha

thanks~~~~~~~~~~~~~~~~~~~~~~~~~~~

jm2000

Chip123 科技應用創新平台

jm2000

thanks~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~``````
8 z* i8 h* W! R/ m# S3 X

cjwei

The Future for the IOT, M0 and M3 will dominate the market.

yumumu1991

感谢分享！不知道是不是有用