verilog clock generator question

jyunwei

Hi

' o2 c8 E" O) I( lMy clock generator is as follow
# p6 Z: d+ v+ s6 \# I& Q
# J" P3 }0 \0 \7 y`timescale 1ns/10ps
) ]0 b" M) z6 v/ _7 j% v$ P5 W
( k/ C( g. C: b+ A! d- a9 W3 W`define period 15
9 y0 a+ Z: y6 ?( r
; L+ I% Q& W% Smodule test();
reg clk;
) O2 C8 a9 k* z0 @0 n
5 l3 [% N0 y0 Z2 y* O4 Q. Pinitial begin
! G) B5 T( \5 [( qclk = 0;
: d) N& ^$ M) f" i0 ]0 bforever #(`period/2) clk = ~clk;
end

& d$ h5 @& @2 p" K' p- z0 e% e
But i check the waveform the clock period is always 14ns.
( b) i$ A- I0 l! b
Could anyone help me the question ?
2 c- K$ w, j2 N  u* \6 T
/ o7 |+ O5 g9 L3 K& Q# HThanks
. N5 {! d8 \2 b/ z
% _! @2 [$ s+ ^) J! n- Sendmodule

card_4_girt

; s7 P, h2 h. k: p- b$ j. o- ~4 o' N
verilog好像不能這麼做
2 i6 g* F3 m2 J: X5 X6 T  d0 R因為你的period = 15
; v, B! t7 j$ U/ Y5 y( j4 I當使用period/2時，他也只能取最接近整數
5 R  M! J3 z, h/ P. Z所以就會造成你說的這個現象(period/2 = 7而不是7.5)

" D1 U3 o" Z4 _1 x8 g9 \網路上是有人做過週期2N+1的波形
: W9 j- X- M! |9 c建議你先去爬文看看
這種半週期N+1/2因為含有半整數1/2的部分，要事先做處理
0 y9 J; W3 o7 U1 W4 V9 p/ v' |
或是就乾脆改程period=14也比較簡單
9 M7 a2 I% F2 M0 ^0 [1 O6 q
不知大大有何理由一定要讓period=15不可？

card_4_girt

抱歉！
" i, ]* D: r. I' Y6 V我好像誤解了你的問題
真正原因應該是x/2的分母是整數，所以結果也會是個整數
: w; Z) m8 G+ s% i" n: Q' a剛跑個例子試過
也許應該要改成
+ o  t, d' n! N' c3 [. Oforever #(period/2.0) clk = ~clk;
0 O* l; \% e$ Q- }; `1 L, \或
, G0 p  ~+ I) O6 P, g. wforever #(0.5*period) clk = ~clk;
' E, i) P7 q( w  C$ u* I$ X
5 R1 Y" H1 j8 F$ c, u不過精準度應該調到100ps就可以了，不用10ps
也就是 `timescale 1ns/100ps
. v2 L7 f+ J% t: b8 z* n. K: b
如果還是沒辦法解決，就去找看看怎麼定義半整數，或是就乾脆改成period/2是整數的格式