如何降低RC-Oscillator的jitter

klim

各位大大您好,
我設計了一個48MHz RC-Oscillator, 用在full-speed USB,
+ o0 Z1 |! D  Q' k: FIC有含MCU, LDO, SIE,...電路, IC回來後經測試,
! J  G+ O  J  J. m/ Y# }發現jitter稍大, 有點超出USB-IF規範,
) \9 p! E# T+ U2 M; A量測了LDO給予RC-Oscillator的電源ripple, 大約為200mV,
( R! c0 I% E8 M" Q) U/ f% Q我不知是電源ripple的影響較大, 還是設計上的較大?
# p; S4 ]; \6 n. M2 ^R是用current-source, C為一般NMOS所做成的電容...

nekocat8888

剛好我也有做...不知道是不是同公司的
' L* O! r, B* |) q7 m
應該是電源再除理一下就可以..

engineer

可以考慮在power的走線下埋些bypass電容。

w791212w

訊號走線避開或少重疊一些訊號源應該可以改善不少.
5 v$ D% d" M( n0 Z* Y再來就是本生current-source的穩定度