菜鳥求問 - 釐清觀念

mrj0702

各位先進你們好：
　　小弟應該算是初次"認真"接觸數位IC。所以想釐清一下自己的認知是否正確，之後的資料自己找起來也比較有頭緒。

在學校的課程中大致上知道數位IC的流程如下：
根據需求，先寫個基本的流程。
& E& F# u& G' c& J# q/ \然後利用Verilog HDL(或VHDL)撰寫之後，在ModelSim(或QII)上進行模擬。
如果正確，再燒錄到 DEII(或FPGA)進行平台進行再確認即可。
! B  H' T( ^# l: |6 u0 `
1 ]! Y' h" s/ e- Z$ R但是，如果要做成可以下線的IC(MOS那種)，中間不是需要將 VHDL code透過軟體自動合成電路(Layout)，然後再進行DRC、LVS...等驗證嗎？
  I" }2 e% ^  H這算是Referenced Flow for Cell-based IC Design 嗎??
" Y- s. N6 `0 R" |
再請問，電路合成軟體一般都是使用哪一套工具?是Synopsys的工具?還是Laker?

/ d1 T3 x2 W! p: B麻煩各位先進幫我釐清觀念，越詳細越好，謝謝！