|
本帖最後由 sieg70 於 2015-4-9 04:42 PM 編輯
7 L7 P6 `5 q* K. @+ n9 z. }5 W# j( L4 u5 f: Q/ s! `8 f
你的經歷只能說是數位ic設計中的一環 (prototyping). ) P' G0 S* o: V* V% Q l2 o5 c
* ?/ p6 l6 C- P- \2 g" u
數位ic設計, 以學理上大致分 design entry , synthesis, PAR 這幾個過程# Z+ ]" u( _/ `: A- Y0 U
其中每個環節都有不同公司的產品可以選用, 比如 synthesis 這環就有synopsys的 design compiler 跟 cadence的RTL compiler$ a+ t$ e$ Z! j9 ?2 G" O4 E
還有在各環節間還有驗證的問題, 從simulator到更完整的 prototyping, 也有不同的公司在做.- c; X* i5 ~- K7 a! Z
所以, 只要是做ic設計的, 一定都會組合出一條 完整的 tool chain, 從最前面的 design entry到最後面的 PAR, validation, 都會選好 tools, 這就是所謂的 DESIGN FLOW.(有錢的公司就會買比較powerful (貴森森)的工具, design flow也會更完整, 沒錢的公司買的工具就比較陽春, 就要靠員工的肝來補...噁, 我不小心講出來了...)$ }# z; i8 ?6 T# |7 F- E
設計會成為一個流程, 你要一步一步走, 這其中又會牽涉到管理, 工具程式 (都是為了降低成本與開發時間, 及提升效率) 以避免投片後生產出來會哭哭....4 A! X" K# l1 e! V
' t4 j2 D& |+ q, l: M" {
而根據你所說的部份, 是最後面validation過程中, 大都會採FPGA protyping的方式來確定所設計的電路功能是否work, 來決定是否再往下走 (看要不要下線)9 L: Z3 a7 ~' ~+ t
% u; y' s) A# \! d' |
若要更清楚的話, 請到CIC去上課, 投資一下自己.& o, U& W# I# s9 S$ H0 A
* v- i: J0 S! C( Q
; `9 K! d: e& [$ g2 |' V
1 L0 F2 z4 l7 d/ O+ O
1 ]1 J2 ]7 s) ?6 j: ]# F" }6 }" T& \1 V6 R! g+ v, v5 |
6 A0 r3 N9 J. R5 k0 {* i
|
|