Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 13978|回復: 1
打印 上一主題 下一主題

[好康相報] 介紹一個網路上看到的ASIC網站---「ASIC World」

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2013-1-14 17:15:14 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
本帖最後由 card_4_girt 於 2013-1-14 05:24 PM 編輯 1 k1 B3 v5 r* l! r& x) g

* w, b& S6 E6 |: z/ s( x大家在設計數位電路的時候,可能都曾經用過Verilog這個硬體描述語言做些設計,或是有人是用SystemVerilog、SystemC等進行設計與驗證,以下將介紹小弟之前在網路上看到的網站:ASIC World
; g  B' J( R, t  ]網址: http://www.asic-world.com/index.html
# [2 ]2 A# y- ^: R2 d到首頁之後會看到左邊有一排欄位,裡面包含Digital、Verilog、SystemVerilog、Specman、SystemC、Vera、VHDL等,就我的理解大概是這樣:
+ S5 K5 d6 z' Y$ I0 ?1. Digital:
2 `& p! }0 k: O& G(1) Tutorials: 介紹跟數位電子電路設計概念相關的知識,比方說Combinational Logic的Decoder、或Sequential Circuits的State Diagram等。# o6 h( p, }) X2 T
(2) Questions: 提供幾個數位電路的問題給網友們思考,比方說「Design a circuit to divide-by-3 sequential circuit with 50% duty cycle.」(請設計一個工作週期為50%的除3循序電路)
2 w, I: a( n  j( u5 s6 d(3) Tools: 詳列幾個數位設計的工具可供參考,像Digital Simulator等有一些連到MIT下載的部分,不過還是有些已經變更,就我所知,Electronic Workbench已經自動連到National Instrument的頁面,目前原先這部分的團隊近期開發的軟體有MultiSim與Ultiboard去分別做SPICE跟PCB Layout設計模擬。' s& c! f0 f6 O* ?6 M; I! N% ^% R! T
(4) Books: 提供數本關於Digital方面的書籍
4 h* y1 E# t0 l. m$ t5 N(5) Links: 關於Digital方面的其他相關Tutorial或Simulator等! w% _$ o/ R4 C/ C
2. Verilog:
3 F+ `3 |2 o5 Q(1) Tutorials: 介紹Verilog的一些常用運算子以及設計方式7 [2 \( K3 Y* r$ r' j
(2) Examples: 一些關於Verilog組合電路與循序電路等方面之範例,可以下載它的原始碼(.v),比方說同步FIFO(Synchronous FIFO)、UART等。! u6 q' H* G& O( N- Y- ~1 Q
(3) Questions: 作者提供的數個Verilog相關習題
/ X2 u% R$ y5 I(4) Tools: 跟Verilog相關的工具軟體介紹,如Verilog-XL、ModelSim等。3 G; H$ v+ K/ T/ C+ S6 Y# K
(5) Books: 作者推薦的幾本書,雖然有些是1997年的,但可以找看看有無近期修訂版的來提升自己的知識。% S# E% z2 b) t
(6) Links: 與Verilog相關的連結或是驗證IP等等。$ g9 d$ ?1 F. a- {
(7) FAQs: 一些常見的Verilog設計問題,例如「How do I avoid Latch in Verilog ?」(我該如何避免Verilog(合成後出現不必要)的閂鎖器?)
+ F  o0 s8 T4 s. N& ^3. SystemVerilog:
9 y* U/ D; h$ \1 f(1) Tutorials: 介紹SystemVerilog的一些常用運算子、可宣告型別以及Module Hierarchy等。0 P+ M/ i. O4 O8 c$ A" T
(2) Examples: 提供與SystemVerilog相關的例子,如Memory的驗證(Verification)+ z" w! }2 [- J6 y
(3) Tools: 提供與SystemVerilog相關的模擬器或是一些Code Coverage分析工具等等。
' F! [% r. ]: y(4) Books: 提供跟SystemVerilog驗證或寫測試平台(testbench)等相關的書籍
( K* o2 z+ I5 f2 G) l& e(5) Links: 跟SystemVerilog相關的外部連結、驗證IP等等。& }2 c0 H, D/ E) [+ N" `
4. Specman:
0 r+ K+ I/ V1 T6 f! j6 r(1) Tutorials: 介紹Specman的一些宣告型別、結構子型別(Struct Subtypes)以及Functional Coverage等。4 r+ W9 C/ a8 J" M6 ^* m
(2) Examples: 提供與Specman相關的例子,如FIFO的驗證(Verification)
$ b  {- \4 N9 ^8 u) P2 Y2 S(3) Tools: 提供與Specman相關的HVL編譯器以及模擬器等等。
0 @  }# c' W5 e/ n(4) Books: 提供與Specman相關的驗證工具書5 P6 q0 W' L3 y- C- ~+ h
(5) Links: 提供與Specman相關的外部連結) i0 m7 B$ n+ D0 v2 T# V% k. E
5. SystemC:
7 z; b2 T+ U, ~( H% Y1 R) g3 J(1) Tutorials: 介紹SystemVerilog的一些資料型別宣告、Port、Signal、Channal等設定以及Verification等。
, A3 I/ l6 g. K; `6 d4 B! J/ H4 [(2) Examples: 提供與SystemC相關的例子,如組合電路加法器、循序電路8位元計數器、SCV驗證等。
$ [* I) d$ Y, I. V% N(3) Tools: 提供與SystemC相關的HVL編譯器以及模擬器等等。
: j# H" l. D/ P( D8 N; I- H9 n0 g(4) Books: 提供與SystemC相關的設計書籍。
, G+ n/ m; Q4 ^" E7 v4 c(5) Links: 提供與SystemC相關的外部連結、驗證IP等等。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂15 踩 分享分享
2#
 樓主| 發表於 2013-1-14 17:17:20 | 顯示全部樓層
本帖最後由 card_4_girt 於 2013-1-14 05:42 PM 編輯 ) b% u6 W0 e3 c

7 N, t) q3 H9 U' z, c5 r6. Vera:
: w6 y0 c+ ?' N+ A- [* u" E(1) Tutorials: 介紹Vera的資料型態、循序控制等等。
, N( O* P+ L8 v7 c. k6 \(2) Examples: 提供與Vera相關的例子,如UART的驗證等。8 W7 o- s+ c' @4 ~
(3) Tools: 提供與Vera相關的編譯器與模擬器等等。# u3 v5 W) L# t6 `7 c2 |( W- f
(4) Books: 提供與Vera相關的書籍,這裡再提供一本
/ [+ I6 V2 c2 u0 {$ Ca. F. Haque, J. Michelson, K. Khan, “The Art of Verification with Vera”, Verification Central, 2001.7 @& \/ r7 x. d
(5) Links: 提供與Vera相關的外部連結,這裡再提供一個
9 K. Y. G2 }- N0 ?  Ca. OpenVera: http://asicguru.com/Vera-Tutorial-/3/17/ (有一些Paper可以參閱)/ f( L7 O6 O/ o% }
7. PSL: 跳過,作者未多做編撰
- b5 d, ]6 p0 J+ r2 o. E8. VHDL:
3 D( |4 E- Q+ G& ?9 e/ W$ z(1) Tutorials: 介紹VHDL的一些常用運算子以及設計方式
* O1 [. `, ]4 \2 I(2) Examples: 一些關於VHDL組合電路與循序電路等方面之範例,可以下載它的原始碼(.vhd),比方說Arbiter Model、Memory等。9 _: W! r* S5 R6 l: T& C
(3) Tools: 跟VHDL相關的工具軟體介紹,如ModelSim等。) w$ V* H2 j7 c3 H( E6 {) L
(4) Books: 提供數本關於VHDL方面的書籍,不過有點奇怪,所以在此提供幾本,如下:
1 _& T8 J: v% m& L, N- ta. Mark Zwolinski, “Digital System Design with VHDL”,  2nd ed., Prentice Hall, 2004.
% k$ u1 s( p+ L) Z. @, J/ c1 rb. Peter J. Ashenden, “The Designer's Guide to VHDL”, 3rd ed., Morgan Kaufmann, 2008.
, {7 ^9 X( q0 b' j/ l: @! B(5) Links: 提供與VHDL相關的外部連結,這裡再提供幾個:- O6 I  ~. M' y2 U; u9 k/ y% K
a. http://media.nihs.tp.edu.tw/user/yangmf/?active=media&id=100003434&course=CPLD%E6%95%B8%E4%BD%8D%E9%82%8F%E8%BC%AF%E8%A8%AD%E8%A8%88
7 i  |& W( ^6 c! J$ f3 L7 X) ^b. http://www.slidefinder.net/c/cpld_vhdl--_----_---_------/2006_fpga_01/13437341 (網路上找到的投影片Slides)9 @8 ]. I8 j2 a9 N4 P+ f5 a# G/ T
c.  https://sites.google.com/site/tssheedl01/jiao-xue-dang-an/vhdl-dian-lu-she-ji, M7 Q! Y( k  ]# e2 s: A/ F1 K
9. Scripting:
' F2 H" d6 t- U- v8 }(1) Tutorials: 介紹scripting, Makefile, CVS, Perl, TCL等的撰寫、模擬等。
7 U7 G1 {" O3 m; g- j0 s9 e( a( N(2) Examples: 作者尚未加入
5 i2 l& ]# V3 {(3) Tools: 一些關於Scripting的模擬器介紹,像是VCS等。
5 _- m! R4 p" u3 S(4) Books: Scripting的工具書,例如Vi Editor方面的。
7 X0 d% Q0 |3 K0 d9 H2 l(5) Links: 提供跟Vim相關的網站,其實國內有一個針對Vim編輯器作介紹的網站,可能有人有聽過:「鳥哥的Linux私房菜」,下面是他的網址:! @& C: U3 M- [% J9 F! |
a. http://linux.vbird.org/linux_basic/0310vi.php) E3 N3 R3 e. l! h6 T
10. Tidbits(小常識):
0 J) p7 _6 x( j# H9 z# d, E雖然這個網站依舊有很多東西作者尚未補齊,或是有些書年代有點久遠,不過依舊具有相當參考價值,作者在此提供了一些設計小常識給大家充電一下,包括Verilog語法中用的Wire與Reg型別、Blocking跟Nonblocking敘述、寫有限狀態機(Finite State Machine, FSM)、驗證流程等等。
& v5 u/ j* C7 p4 Z, Q" T. c
& p5 |+ T! W3 J2 |0 L; V' Q0 D1 g上述說明了這麼多,希望各位會喜歡這個網站~3 }- j; R7 p# F1 |0 ]
另外,之前管理員已經針對Layout設計討論區中「好康相報」的主題「Laker_L3_教學_範例 有Lab」的帖子進行修改,當初的樓主沒有注意到從eetop下載的附件檔案單筆超過1.5MB的上限,導致傳輸失敗而無法將分割檔解壓縮,如果您曾經到過主題(URL如下)下載失敗,卻沒收到我寄給您的短消息者,或是最近已回復卻無法解壓縮或未回覆但需要資料者,請一併告知!
: V% d2 V; l6 k* ]7 gLaker主題的URL: http://bbs.innoing.com/viewthread.php?tid=11821298
# \3 D4 ~" G) G$ r) K" I' H! w為避免大家損失RDB,你可以回復此主題賺個RDB,我再發短訊過去,你收到後不需回復(要回也可以),我看信件標記改變就知道了!也請大家多參加論壇任務喔~
回復 支持 1 反對 0

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-2 07:16 PM , Processed in 0.109006 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表