Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 13915|回復: 1

[好康相報] 介紹一個網路上看到的ASIC網站---「ASIC World」

  [複製鏈接]
發表於 2013-1-14 17:15:14 | 顯示全部樓層 |閱讀模式
本帖最後由 card_4_girt 於 2013-1-14 05:24 PM 編輯 3 V: o- F1 C7 b; C# r: a1 j" Q

* z. r5 N/ s$ W6 O3 |& p大家在設計數位電路的時候,可能都曾經用過Verilog這個硬體描述語言做些設計,或是有人是用SystemVerilog、SystemC等進行設計與驗證,以下將介紹小弟之前在網路上看到的網站:ASIC World
7 z/ J7 q1 h% s7 Y網址: http://www.asic-world.com/index.html
+ }" T9 Z2 Y% `到首頁之後會看到左邊有一排欄位,裡面包含Digital、Verilog、SystemVerilog、Specman、SystemC、Vera、VHDL等,就我的理解大概是這樣:
2 m. X: @) d$ e0 z1. Digital: ( I6 G: e! R$ l$ x! Y* W2 m/ Y
(1) Tutorials: 介紹跟數位電子電路設計概念相關的知識,比方說Combinational Logic的Decoder、或Sequential Circuits的State Diagram等。
  V( J8 ~: z7 i$ c* C" x) m- x1 h. g" s(2) Questions: 提供幾個數位電路的問題給網友們思考,比方說「Design a circuit to divide-by-3 sequential circuit with 50% duty cycle.」(請設計一個工作週期為50%的除3循序電路)  _8 O( X# @2 I
(3) Tools: 詳列幾個數位設計的工具可供參考,像Digital Simulator等有一些連到MIT下載的部分,不過還是有些已經變更,就我所知,Electronic Workbench已經自動連到National Instrument的頁面,目前原先這部分的團隊近期開發的軟體有MultiSim與Ultiboard去分別做SPICE跟PCB Layout設計模擬。
' M7 b5 I/ P& A3 q* o(4) Books: 提供數本關於Digital方面的書籍3 k1 |8 G* t+ V$ N: v, [% |+ E
(5) Links: 關於Digital方面的其他相關Tutorial或Simulator等. N" f% }0 r* o9 v" O, \  ~
2. Verilog:
7 d) W8 f. g2 K# c+ s7 m- ~/ N; M(1) Tutorials: 介紹Verilog的一些常用運算子以及設計方式# _$ @, n' p* Z7 N" c: k
(2) Examples: 一些關於Verilog組合電路與循序電路等方面之範例,可以下載它的原始碼(.v),比方說同步FIFO(Synchronous FIFO)、UART等。1 R9 l, u( Q& a2 p! a' T
(3) Questions: 作者提供的數個Verilog相關習題
' [8 I8 o# D2 e  ]7 d& r' e(4) Tools: 跟Verilog相關的工具軟體介紹,如Verilog-XL、ModelSim等。
2 U5 v7 L3 P1 G% }(5) Books: 作者推薦的幾本書,雖然有些是1997年的,但可以找看看有無近期修訂版的來提升自己的知識。
% j+ W2 G/ U, {& v(6) Links: 與Verilog相關的連結或是驗證IP等等。5 N5 m8 h9 f& l  d9 c$ X
(7) FAQs: 一些常見的Verilog設計問題,例如「How do I avoid Latch in Verilog ?」(我該如何避免Verilog(合成後出現不必要)的閂鎖器?)
1 _7 Q) _; N& k0 s3. SystemVerilog:& ~$ Y' g4 d9 t" d
(1) Tutorials: 介紹SystemVerilog的一些常用運算子、可宣告型別以及Module Hierarchy等。) Y9 J- Y) L0 ?0 M7 G/ b2 y
(2) Examples: 提供與SystemVerilog相關的例子,如Memory的驗證(Verification)
, Z- Z, d( D; j' y(3) Tools: 提供與SystemVerilog相關的模擬器或是一些Code Coverage分析工具等等。
/ J5 {% ?& I8 I, x& o(4) Books: 提供跟SystemVerilog驗證或寫測試平台(testbench)等相關的書籍
( y- h2 L% _$ W(5) Links: 跟SystemVerilog相關的外部連結、驗證IP等等。' X! U( C+ ?) a) v0 k9 e
4. Specman:: w6 i( ^& ]. q
(1) Tutorials: 介紹Specman的一些宣告型別、結構子型別(Struct Subtypes)以及Functional Coverage等。* @: x  y" P$ I& @! T* t
(2) Examples: 提供與Specman相關的例子,如FIFO的驗證(Verification)
' R1 D& k3 U' R, H) a1 B(3) Tools: 提供與Specman相關的HVL編譯器以及模擬器等等。$ T1 I! O; f( d/ W
(4) Books: 提供與Specman相關的驗證工具書5 j% m0 i( c: v2 E) S* P
(5) Links: 提供與Specman相關的外部連結
" B/ O1 ~4 E) {5. SystemC:. H. z1 F# p+ ]. L) o
(1) Tutorials: 介紹SystemVerilog的一些資料型別宣告、Port、Signal、Channal等設定以及Verification等。
9 ~- O; r* T" D+ w0 U9 {(2) Examples: 提供與SystemC相關的例子,如組合電路加法器、循序電路8位元計數器、SCV驗證等。7 C2 I4 f3 Y8 K5 W5 C
(3) Tools: 提供與SystemC相關的HVL編譯器以及模擬器等等。
/ ?0 y" J( F% b, O) V8 K, m(4) Books: 提供與SystemC相關的設計書籍。
' M: y* \& L2 F8 g: v(5) Links: 提供與SystemC相關的外部連結、驗證IP等等。
 樓主| 發表於 2013-1-14 17:17:20 | 顯示全部樓層
本帖最後由 card_4_girt 於 2013-1-14 05:42 PM 編輯
# Z- r- c, g2 C7 ?$ p
) j3 q; t. @5 F' g. X6. Vera:
/ R7 d3 ^6 t- V3 z(1) Tutorials: 介紹Vera的資料型態、循序控制等等。
; D( @! [& s2 F/ V# y. F(2) Examples: 提供與Vera相關的例子,如UART的驗證等。
8 c: P& b8 o; @$ z5 c! P(3) Tools: 提供與Vera相關的編譯器與模擬器等等。5 u" z4 j4 \; ]4 v
(4) Books: 提供與Vera相關的書籍,這裡再提供一本
" B/ v# f! E( i/ D* Qa. F. Haque, J. Michelson, K. Khan, “The Art of Verification with Vera”, Verification Central, 2001.
# ?/ @- }0 U, v) O8 [(5) Links: 提供與Vera相關的外部連結,這裡再提供一個
7 }9 K; y1 P5 g' l) M# ~a. OpenVera: http://asicguru.com/Vera-Tutorial-/3/17/ (有一些Paper可以參閱)
5 Z, k+ M* I! T+ w( U) S. s% r- o7. PSL: 跳過,作者未多做編撰$ g5 ^$ ^- p' Z+ Y8 \( s4 [
8. VHDL:
* x1 W3 e8 i. v! n2 V(1) Tutorials: 介紹VHDL的一些常用運算子以及設計方式3 z5 X6 d2 ^/ o! T- R
(2) Examples: 一些關於VHDL組合電路與循序電路等方面之範例,可以下載它的原始碼(.vhd),比方說Arbiter Model、Memory等。
5 k2 z( g: M0 z/ S- V(3) Tools: 跟VHDL相關的工具軟體介紹,如ModelSim等。9 C( K$ E1 f% s; W' J
(4) Books: 提供數本關於VHDL方面的書籍,不過有點奇怪,所以在此提供幾本,如下:% q0 b3 X: H) v: O1 R* F/ ^
a. Mark Zwolinski, “Digital System Design with VHDL”,  2nd ed., Prentice Hall, 2004.
; m$ f$ t% W8 P" K7 gb. Peter J. Ashenden, “The Designer's Guide to VHDL”, 3rd ed., Morgan Kaufmann, 2008.0 l/ Y. r" F; g0 a7 m0 b! O0 W
(5) Links: 提供與VHDL相關的外部連結,這裡再提供幾個:
" z( J( Q  I& d5 v$ V  h+ K3 F5 `a. http://media.nihs.tp.edu.tw/user/yangmf/?active=media&id=100003434&course=CPLD%E6%95%B8%E4%BD%8D%E9%82%8F%E8%BC%AF%E8%A8%AD%E8%A8%88
, Z8 y$ g! W* E0 b# Sb. http://www.slidefinder.net/c/cpld_vhdl--_----_---_------/2006_fpga_01/13437341 (網路上找到的投影片Slides)
( \! E5 J8 X# Rc.  https://sites.google.com/site/tssheedl01/jiao-xue-dang-an/vhdl-dian-lu-she-ji
0 n: j* Z7 l1 E  w* e9 o' w: g) f9. Scripting:, ?0 A1 `  H/ G* x+ F6 M
(1) Tutorials: 介紹scripting, Makefile, CVS, Perl, TCL等的撰寫、模擬等。' S6 c4 c' K$ Z3 e9 I' ]8 h/ N
(2) Examples: 作者尚未加入$ P* N- B+ L3 C! S- a$ z9 I
(3) Tools: 一些關於Scripting的模擬器介紹,像是VCS等。
% i$ `8 P  O% e# s$ L! q(4) Books: Scripting的工具書,例如Vi Editor方面的。% u- w7 a4 S7 _' ~  W
(5) Links: 提供跟Vim相關的網站,其實國內有一個針對Vim編輯器作介紹的網站,可能有人有聽過:「鳥哥的Linux私房菜」,下面是他的網址:! D5 a" f, A8 b- Q+ |
a. http://linux.vbird.org/linux_basic/0310vi.php0 i* N8 N" g; Y, b. q. a6 _6 X; h
10. Tidbits(小常識):
8 a4 u$ J" k& p& T5 B: p+ {7 }% G雖然這個網站依舊有很多東西作者尚未補齊,或是有些書年代有點久遠,不過依舊具有相當參考價值,作者在此提供了一些設計小常識給大家充電一下,包括Verilog語法中用的Wire與Reg型別、Blocking跟Nonblocking敘述、寫有限狀態機(Finite State Machine, FSM)、驗證流程等等。
/ o7 f7 ^- |5 u: H+ _6 n
2 @) V0 M: N" j2 P上述說明了這麼多,希望各位會喜歡這個網站~- u( v  \- r9 n  ^% X8 t
另外,之前管理員已經針對Layout設計討論區中「好康相報」的主題「Laker_L3_教學_範例 有Lab」的帖子進行修改,當初的樓主沒有注意到從eetop下載的附件檔案單筆超過1.5MB的上限,導致傳輸失敗而無法將分割檔解壓縮,如果您曾經到過主題(URL如下)下載失敗,卻沒收到我寄給您的短消息者,或是最近已回復卻無法解壓縮或未回覆但需要資料者,請一併告知!
! ^# A' q" [4 S- I5 c5 ]Laker主題的URL: http://bbs.innoing.com/viewthread.php?tid=11821298
8 t1 S$ l4 z0 @; G) @9 b$ E為避免大家損失RDB,你可以回復此主題賺個RDB,我再發短訊過去,你收到後不需回復(要回也可以),我看信件標記改變就知道了!也請大家多參加論壇任務喔~
回復 支持 1 反對 0

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-29 08:45 PM , Processed in 0.110007 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表