Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
查看: 12319|回復: 1

[好康相報] 介紹一個網路上看到的ASIC網站---「ASIC World」

  [複製鏈接]
發表於 2013-1-14 17:15:14 | 顯示全部樓層 |閱讀模式
本帖最後由 card_4_girt 於 2013-1-14 05:24 PM 編輯
2 W- [, Z% _6 b% ?
! |- {$ G9 {+ L9 H& F大家在設計數位電路的時候,可能都曾經用過Verilog這個硬體描述語言做些設計,或是有人是用SystemVerilog、SystemC等進行設計與驗證,以下將介紹小弟之前在網路上看到的網站:ASIC World7 F3 t& G' v! G! b" O4 b8 I) g; P
網址: http://www.asic-world.com/index.html  N. n: b+ L$ R1 A7 h8 r
到首頁之後會看到左邊有一排欄位,裡面包含Digital、Verilog、SystemVerilog、Specman、SystemC、Vera、VHDL等,就我的理解大概是這樣:
  c2 H' ^3 @/ b( k: p/ k1. Digital:
1 `' \; E/ P# |8 F8 G" G' I& {(1) Tutorials: 介紹跟數位電子電路設計概念相關的知識,比方說Combinational Logic的Decoder、或Sequential Circuits的State Diagram等。% ?; \; |/ \# E, G
(2) Questions: 提供幾個數位電路的問題給網友們思考,比方說「Design a circuit to divide-by-3 sequential circuit with 50% duty cycle.」(請設計一個工作週期為50%的除3循序電路); L2 E2 L) S: `1 v1 U0 S
(3) Tools: 詳列幾個數位設計的工具可供參考,像Digital Simulator等有一些連到MIT下載的部分,不過還是有些已經變更,就我所知,Electronic Workbench已經自動連到National Instrument的頁面,目前原先這部分的團隊近期開發的軟體有MultiSim與Ultiboard去分別做SPICE跟PCB Layout設計模擬。
, Z+ C! g+ F! y- ]: ^- C5 v(4) Books: 提供數本關於Digital方面的書籍- j$ y. {, m7 F! v( |& A  o
(5) Links: 關於Digital方面的其他相關Tutorial或Simulator等
+ O3 ]) |, v# q9 n. P2. Verilog:
' z3 S5 g7 a& x, V(1) Tutorials: 介紹Verilog的一些常用運算子以及設計方式
; a& d# O1 }! v) F% N" |3 \* v6 ~(2) Examples: 一些關於Verilog組合電路與循序電路等方面之範例,可以下載它的原始碼(.v),比方說同步FIFO(Synchronous FIFO)、UART等。& U  o- A; o: {
(3) Questions: 作者提供的數個Verilog相關習題3 Q  b5 t4 U0 w( Y2 d- u
(4) Tools: 跟Verilog相關的工具軟體介紹,如Verilog-XL、ModelSim等。
/ ?7 g1 S/ q' w- s(5) Books: 作者推薦的幾本書,雖然有些是1997年的,但可以找看看有無近期修訂版的來提升自己的知識。1 q0 I  ]7 U8 W' J$ }* `0 N. L
(6) Links: 與Verilog相關的連結或是驗證IP等等。: i( h4 f5 A: |3 z+ H4 ]
(7) FAQs: 一些常見的Verilog設計問題,例如「How do I avoid Latch in Verilog ?」(我該如何避免Verilog(合成後出現不必要)的閂鎖器?)
9 M! F& p( T! y; R3. SystemVerilog:$ ~/ k- v. W+ ]9 ~' D; r
(1) Tutorials: 介紹SystemVerilog的一些常用運算子、可宣告型別以及Module Hierarchy等。
- R. x/ b  }9 N7 E. l# h$ t7 P( J( g(2) Examples: 提供與SystemVerilog相關的例子,如Memory的驗證(Verification)6 x6 Q8 o, l; F9 S% d2 H2 f% l
(3) Tools: 提供與SystemVerilog相關的模擬器或是一些Code Coverage分析工具等等。& Y: R2 B  @0 z
(4) Books: 提供跟SystemVerilog驗證或寫測試平台(testbench)等相關的書籍2 A- d7 Y/ F& Z5 i8 N( b1 c7 W
(5) Links: 跟SystemVerilog相關的外部連結、驗證IP等等。
" _! T! w! g  i: M4. Specman:: f! q5 @3 |5 z, u* N
(1) Tutorials: 介紹Specman的一些宣告型別、結構子型別(Struct Subtypes)以及Functional Coverage等。* p* \' v" K, D
(2) Examples: 提供與Specman相關的例子,如FIFO的驗證(Verification)- z8 _- S  \% U/ H& N
(3) Tools: 提供與Specman相關的HVL編譯器以及模擬器等等。# v3 e. s! i4 W% D% _- c2 C: j0 P
(4) Books: 提供與Specman相關的驗證工具書
3 D0 }0 z6 t0 r(5) Links: 提供與Specman相關的外部連結
. o" Q5 A) X8 B  p/ J5. SystemC:
" Y, O& {- y- h% K, s  j(1) Tutorials: 介紹SystemVerilog的一些資料型別宣告、Port、Signal、Channal等設定以及Verification等。; }) j+ Q, H+ d' N; h& q* D- L
(2) Examples: 提供與SystemC相關的例子,如組合電路加法器、循序電路8位元計數器、SCV驗證等。6 B/ x- o- g5 t: T  h# B6 y
(3) Tools: 提供與SystemC相關的HVL編譯器以及模擬器等等。
. b6 _* W/ h, u: [" A(4) Books: 提供與SystemC相關的設計書籍。# i- D% N0 T4 n0 l; f* I
(5) Links: 提供與SystemC相關的外部連結、驗證IP等等。
 樓主| 發表於 2013-1-14 17:17:20 | 顯示全部樓層
本帖最後由 card_4_girt 於 2013-1-14 05:42 PM 編輯 % v) l9 I. E1 ~3 g" M' J
! c' J$ a" z& e7 u; m
6. Vera:. L: Z7 [3 n& b6 V
(1) Tutorials: 介紹Vera的資料型態、循序控制等等。3 S8 z: [' R8 n: P4 q
(2) Examples: 提供與Vera相關的例子,如UART的驗證等。, \& {9 B' Q! U0 Q/ Y- `9 ?
(3) Tools: 提供與Vera相關的編譯器與模擬器等等。
7 ^( V, T2 b% [. q7 d6 s$ Z* {(4) Books: 提供與Vera相關的書籍,這裡再提供一本
# |/ m1 M  M4 j9 Ha. F. Haque, J. Michelson, K. Khan, “The Art of Verification with Vera”, Verification Central, 2001./ g2 u8 B* Y. f, T3 E
(5) Links: 提供與Vera相關的外部連結,這裡再提供一個
1 c7 V/ A) ~4 A: K2 B6 t5 ta. OpenVera: http://asicguru.com/Vera-Tutorial-/3/17/ (有一些Paper可以參閱)
5 V( z, Y: O! ~4 E, }5 x9 o7. PSL: 跳過,作者未多做編撰
4 E9 {- g1 w+ H  [: ~- r; B8. VHDL:
2 u) P! v( S: `9 F6 B* [4 E(1) Tutorials: 介紹VHDL的一些常用運算子以及設計方式
1 N; j1 \; M: `' E+ d(2) Examples: 一些關於VHDL組合電路與循序電路等方面之範例,可以下載它的原始碼(.vhd),比方說Arbiter Model、Memory等。  D3 V% A4 L- @* n5 ^6 s
(3) Tools: 跟VHDL相關的工具軟體介紹,如ModelSim等。
4 a- Z( V* a: O% M! X/ h( D(4) Books: 提供數本關於VHDL方面的書籍,不過有點奇怪,所以在此提供幾本,如下:
* p' D" b  v% u* q2 Wa. Mark Zwolinski, “Digital System Design with VHDL”,  2nd ed., Prentice Hall, 2004.
! X; d. T8 @# `# @& k* Fb. Peter J. Ashenden, “The Designer's Guide to VHDL”, 3rd ed., Morgan Kaufmann, 2008.' F, h; q' X) e; V$ l" M$ A& _- n# h
(5) Links: 提供與VHDL相關的外部連結,這裡再提供幾個:
/ i, o9 O' E  u+ _  Ba. http://media.nihs.tp.edu.tw/user/yangmf/?active=media&id=100003434&course=CPLD%E6%95%B8%E4%BD%8D%E9%82%8F%E8%BC%AF%E8%A8%AD%E8%A8%88: H% f3 s7 T! ~( T/ j; C3 H& p2 i
b. http://www.slidefinder.net/c/cpld_vhdl--_----_---_------/2006_fpga_01/13437341 (網路上找到的投影片Slides)
3 h3 C0 f" A& j8 Ic.  https://sites.google.com/site/tssheedl01/jiao-xue-dang-an/vhdl-dian-lu-she-ji6 X* m+ T2 W! x4 j0 P
9. Scripting:0 S" X" A7 w4 D9 i+ ?$ J: s$ N7 w
(1) Tutorials: 介紹scripting, Makefile, CVS, Perl, TCL等的撰寫、模擬等。. f3 u! X0 h" W5 f/ c
(2) Examples: 作者尚未加入
1 n. c7 G( f# X: z$ V7 d(3) Tools: 一些關於Scripting的模擬器介紹,像是VCS等。
9 n4 p4 D7 V7 j" y3 W- K( I) c(4) Books: Scripting的工具書,例如Vi Editor方面的。, ?+ l" k2 m4 `  _6 v; E: S
(5) Links: 提供跟Vim相關的網站,其實國內有一個針對Vim編輯器作介紹的網站,可能有人有聽過:「鳥哥的Linux私房菜」,下面是他的網址:
$ D$ d8 y5 w4 d" m- qa. http://linux.vbird.org/linux_basic/0310vi.php1 c+ m* n" u+ L
10. Tidbits(小常識):
# \. ]2 L3 i/ ?0 F  G% P雖然這個網站依舊有很多東西作者尚未補齊,或是有些書年代有點久遠,不過依舊具有相當參考價值,作者在此提供了一些設計小常識給大家充電一下,包括Verilog語法中用的Wire與Reg型別、Blocking跟Nonblocking敘述、寫有限狀態機(Finite State Machine, FSM)、驗證流程等等。0 c2 Q" Q) o) E, @  j5 o

, m% j$ e) d  G0 O/ X9 \9 Z# b5 q上述說明了這麼多,希望各位會喜歡這個網站~
3 K1 r( w9 C+ \% h另外,之前管理員已經針對Layout設計討論區中「好康相報」的主題「Laker_L3_教學_範例 有Lab」的帖子進行修改,當初的樓主沒有注意到從eetop下載的附件檔案單筆超過1.5MB的上限,導致傳輸失敗而無法將分割檔解壓縮,如果您曾經到過主題(URL如下)下載失敗,卻沒收到我寄給您的短消息者,或是最近已回復卻無法解壓縮或未回覆但需要資料者,請一併告知!$ Q$ D2 r7 _5 h8 g
Laker主題的URL: http://bbs.innoing.com/viewthread.php?tid=11821298
. S7 q; D2 h+ u( n' G6 F為避免大家損失RDB,你可以回復此主題賺個RDB,我再發短訊過去,你收到後不需回復(要回也可以),我看信件標記改變就知道了!也請大家多參加論壇任務喔~
回復 支持 1 反對 0

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |才庫事業群

GMT+8, 2021-12-3 09:36 AM , Processed in 0.097005 second(s), 21 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表