spectreverilog mixed-signal仿真问题

enjoymartin

各位：现做mixed-signal仿真，使用的工具为spectreverilog,随便做一一个电路，现在报以下错误，不知道是怎么回事，望各位指点：
$ L2 I2 w9 z. M5 p' U' r, d6 p8 @该错误是在做以下操作时显示：Mixed-signal/Display Partition/All Active
error: failed to partition the design.
         ......unsuccessful.
0 O: @/ j7 C4 G& o- x5 _9 c  uerror: cannot create and partition the design.
error: must fix design errors before netlisting.
+ e5 v) F  s" b
4 C. I$ |" Y+ |0 I% M! XPS:在做混合信号仿真时，需要注意些什么？有什么比较实用的资料可以参考，多谢！