ARM Cortex-M0/M3 Logical Validation Implementation

sinoicboy

├─doc
, g8 J) V* @- Q9 m│  ├─Cortex-M0_TechnicalReferenceManual_Frame
) c# S- a* t8 M$ `7 i! q8 }│  │  └─graphics
│  ├─Cortex-M0_UserGuideReferenceMaterial_Frame
│  │  └─graphics
6 i; @; A! P1 u2 J│  └─Cortex-M0_UserGuideReferenceMaterial_XML
+ G8 O4 O8 p/ A7 r/ ]  T6 e0 _│      └─graphics
├─implementation
│  └─vectors
│      ├─CORTEXM0IMP
│      │  ├─crf
│      │  ├─srpg
│      │  └─tbench
│      │      └─logs
+ [2 E+ L. D2 ^, \6 @+ y│      ├─CORTEXM0INTEGRATIONIMP
│      │  ├─crf
│      │  ├─srpg
" _- a1 v/ |0 x: p% c% k│      │  └─tbench
│      │      └─logs
│      └─tools
2 [3 M7 Q% D* X, O│          └─VerilogCrf
├─integration_kit
! B) j0 k8 f) X3 H│  ├─logical
│  │  ├─cm0ikmcu
│  │  │  └─verilog
│  │  └─tbench
│  │      └─verilog
│  └─validation
│      ├─glogs
/ }' q% T& r( M3 w# x7 g0 X% w  d) }│      ├─logs
( }, E7 _$ B# V│      ├─mdk
9 f9 O9 B; m. ^8 c4 Z- P│      ├─srpg
( a, X/ T5 o! y5 t) g8 W' _│      ├─tests
│      │  └─CMSIS
│      │      └─Core
: I" L: N) e# A│      │          ├─CM0
│      │          └─Documentation
│      └─vectors
3 \4 \2 q4 P  m" R- K├─ipxact
│  ├─busdefs
│  │  ├─amba.com
│  │  │  └─AMBA3
: c  e: `) a- i3 }/ a. f│  │  └─arm.com
, v" Y2 s: X; f; C& o│  │      ├─CoreSight
1 k* G. }7 k! z3 g: A│  │      ├─Cortex-M0
│  │      └─CortexMCores
│  ├─channels
│  │  └─arm.com
│  │      └─Cortex-M0
│  │          └─rtl
4 Y' ~+ Q# E9 U2 x- Z' e│  └─components
│      └─arm.com
4 C/ V& e6 |& K1 J│          └─Cortex-M0
└─logical
* F; j/ B( K+ G1 {    ├─cortexm0
    │  └─verilog
    ├─cortexm0_dap
; Z5 H* G4 c! ~9 D9 ^    │  └─verilog
  H. W8 N& d2 a" G3 G! L3 X0 |8 p% J& h    ├─cortexm0_integration
    │  └─verilog
    ├─models
    │  ├─cells
" u7 j; I# c  H% G# @! @2 W+ N7 R    │  ├─cpf
    │  ├─upf
    │  └─wrappers
    └─ualdis
        └─verilog

sinoicboy

├─AT420-DA-03001-r2p0-00rel0
│  └─docs
│          DDI0337G_cortex_m3_r2p0_trm.pdf
' j  c5 R$ d) ?% `' s& V; A│         
( C( {6 J- W& i2 c├─AT420-DC-02008-r2p0-00rel0
  O& g2 b* T) _5 T; e/ s│  └─docs
│          DII0194A_cortex_m3_r2p0_csg.pdf
│         
├─AT420-DC-13001-r2p0-00rel0
+ W9 s0 `! y! s# m- \1 Y+ B│  └─docs
0 @" ]8 y8 ]1 V' p5 @1 d3 e9 e3 W
│  │  │          CM3CodeMux.v
. U/ a/ z  ~4 N│  │  │          CM3flashmux.v
9 R  z: M* h8 F$ b# f' n; e2 }│  │  │          CM3ROMTable.v
9 D) L% z0 r9 [; I8 ?5 ~│  │  │          CortexM3Integration.v
│  │  │         
│  │  ├─dapswjdp
: r3 g5 E1 ~% u│  │  │  │  README_DAPSWJDP
│  │  │  │  
1 i; |, Z* |6 N5 E: }* A9 K│  │  │  └─verilog
│  │  │          DAPDpApbDefs.v
+ x' z' t' V4 \8 X- L│  │  │          DAPDpApbIfClamp.v
│  │  │          DAPDpApbSync.v
│  │  │          DAPDpClamp0.v
│  │  │          DAPDpEnSync.v
│  │  │          DAPDpIMux.v
. d, Q& {( @3 e* c  N! R  v│  │  │          DAPDpSync.v
│  │  │          DAPJtagDpDefs.v
' v, I% P* V- X│  │  │          DAPJtagDpProtocol.v
│  │  │          DAPSwDpApbIf.v
) u8 U6 s% f8 s1 |│  │  │          DAPSwDpDefs.v
+ A& H; G' B: d/ }" Q# O, s* |# ]│  │  │          DAPSwDpProtocol.v
│  │  │          DAPSwDpSync.v
│  │  │          DAPSWJDP.v
( G0 K/ i; ~3 R' r( t: {: ~& y│  │  │          DAPSwjDpDefs.v
$ J2 h4 a8 I# V4 L│  │  │          DAPSwjWatcher.v
│  │  │         
/ V; k$ d# W% a1 q2 t│  │  ├─models
│  │  │  └─cells
│  │  │          CM3ClkGate.v
│  │  │          CM3EtmClkGate.v
* f# i% B7 f$ z- d* W│  │  │          CM3Sync.v
% y5 b3 t  m% e' y" \  ?│  │  │         
│  │  └─tbench
9 x; I8 w/ ]$ z0 T( ]│  │      └─verilog
* |2 f) F& |! l2 L8 e" X( J│  │              AhbToApb.v
│  │              AtbLogger.v
, }0 J8 u& h+ ^7 l% a2 H: u│  │              BusMatrix.v
│  │              ClkReset.v
/ T! H- ?( Y6 R- _1 a6 A5 S, w4 j│  │              CM3BusComparator.v
& o: n( U; B$ N7 Z# Z│  │              CM3BusGasket.v
│  │              CM3TestExAcMnAhb.v
│  │              CM3ValAHBSplit.v
│  │              CM3ValApbTrickBox.v
│  │              CM3ValBusCompareCtrlReg.v
│  │              CM3ValControl.v
3 m: J6 X, @& z8 }( p& _2 a  N* j5 q; }│  │              CM3ValDebugCore.v
│  │              CM3ValDualPortRAM.v
│  │              CM3ValDualPortWrapper.v
│  │              CM3ValETMTrickBox.v
/ v/ G; v: P% t9 G* Y1 ^* p# d9 h│  │              CM3ValHTMTrickBox.v
2 O: I% i6 H* \/ a* k: z│  │              CM3ValIRQGenerator1.v
3 N7 {2 x, g- d0 q- v│  │              CM3ValIRQGenerator2.v
│  │              CM3ValJtagTrickBox.v
, N0 h6 O0 o& i- M│  │              CM3ValMemory.v
* C+ b8 ?5 s: M+ Q$ J│  │              CM3ValPMU.v
: ?0 E8 _3 D) C6 }│  │              CM3ValRAM.v
│  │              CM3ValRAMWrapper.v
│  │              CM3ValScratchPad.v
│  │              CM3ValSWCapture.v
6 E0 P) b' w4 g│  │              CM3ValTBDefs.v
│  │              CM3ValTraceOutput.v
│  │              CM3ValTraceSync.v

* b% R' s  j3 \* W0 X/ V: B' {2 y│      │  │  exclude_list.sc_waitstate

            │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
6 y$ O5 K# W& ?            │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
; s/ g/ \; C* [$ f. R            │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
            │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
            │      │  
2 k8 G' A( N' ?1 F* i            │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
, L  [; h5 J9 x7 u            │              cells_1.geo
            │              cells_1.pwr
            │              index.cli
3 p4 Z" y. x( A& k' [            │              README.TXT
            │              rulesets
            │              VERSION.TXT
            │              vias_1.geo
9 T+ s7 t6 D6 d6 K1 ?            │              
            └─tsmc
                └─t-n90-lo-sp-002-f1_1_6a_20060914
" B5 k1 H$ }, s/ a( j& J3 P- X                    └─6X2Z
, a5 g. }: P# o# F. `4 I                            corner.defs