ARM Cortex-M0/M3 Logical Validation Implementation

sinoicboy

├─doc
7 m+ Z) h7 l6 f│  ├─Cortex-M0_TechnicalReferenceManual_Frame
│  │  └─graphics
/ ]0 u% Y, g7 \9 r6 Z5 J7 F│  ├─Cortex-M0_UserGuideReferenceMaterial_Frame
│  │  └─graphics
│  └─Cortex-M0_UserGuideReferenceMaterial_XML
$ H' j+ z+ V% f/ J│      └─graphics
├─implementation
+ P6 x4 `  q4 ]: p│  └─vectors
5 |$ w9 b1 |3 _/ c: u; I# }' U│      ├─CORTEXM0IMP
│      │  ├─crf
│      │  ├─srpg
│      │  └─tbench
│      │      └─logs
│      ├─CORTEXM0INTEGRATIONIMP
│      │  ├─crf
│      │  ├─srpg
: n1 [6 v& b# Y2 L; R│      │  └─tbench
│      │      └─logs
│      └─tools
7 Y: J1 U- U0 k/ v4 p9 @│          └─VerilogCrf
├─integration_kit
, G& B( T, E% @4 f│  ├─logical
│  │  ├─cm0ikmcu
7 g( L7 \+ Z/ Q4 s' X7 o: H│  │  │  └─verilog
│  │  └─tbench
│  │      └─verilog
│  └─validation
5 L. A9 Z( w' t! Z1 L" B/ t│      ├─glogs
│      ├─logs
│      ├─mdk
│      ├─srpg
│      ├─tests
* n3 @1 l; \! ?│      │  └─CMSIS
│      │      └─Core
│      │          ├─CM0
│      │          └─Documentation
: {( I$ ]* H- S3 a1 }0 J5 {│      └─vectors
2 V: F6 a5 G  k" V├─ipxact
│  ├─busdefs
│  │  ├─amba.com
│  │  │  └─AMBA3
8 `" H+ z( [  Q% C│  │  └─arm.com
+ m6 {; ?& a1 u# c│  │      ├─CoreSight
│  │      ├─Cortex-M0
6 f% G+ K7 ]3 f7 g2 C; a│  │      └─CortexMCores
' N" W8 n5 h. E1 |5 y3 T1 d│  ├─channels
8 P+ `2 e1 ]" @- u│  │  └─arm.com
│  │      └─Cortex-M0
│  │          └─rtl
│  └─components
4 R, `0 E* p. b% \* r+ W) \│      └─arm.com
│          └─Cortex-M0
└─logical
    ├─cortexm0
    │  └─verilog
    ├─cortexm0_dap
    │  └─verilog
    ├─cortexm0_integration
    │  └─verilog
' C& i( B1 s7 q0 o8 W# y    ├─models
! b8 }3 `' J1 n* r& u8 \    │  ├─cells
    │  ├─cpf
    │  ├─upf
1 o0 a/ U' B. [' x) T0 `  }    │  └─wrappers
+ y4 G1 m- V1 j- c5 u8 _    └─ualdis
, l1 [5 m( ]& _; k1 Y        └─verilog

mdtjason

回復 1# sinoicboy

1 g6 k9 U' a( l: z+ I8 n3 D; ?
    thanks~~~~~~~~~~~~~~~~~~~~~~~~~~``

sinoicboy

├─AT420-DA-03001-r2p0-00rel0
8 O% J( F6 N2 g* B& G% W│  └─docs
7 G4 F5 `  o; Z( I, ]" O6 }, c│          DDI0337G_cortex_m3_r2p0_trm.pdf
│         
. {* H. K( F% I3 q├─AT420-DC-02008-r2p0-00rel0
│  └─docs
) m1 U' B) M; @# P, D3 V│          DII0194A_cortex_m3_r2p0_csg.pdf
& [1 Y4 R# @9 I; }│         
1 S5 W7 J0 a- A" y├─AT420-DC-13001-r2p0-00rel0
│  └─docs
! y  l7 K3 N9 l. T1 Q" i/ E: N. A
: N* ]/ B8 Q4 \4 x" b│  │  │          CM3CodeMux.v
│  │  │          CM3flashmux.v
7 s0 z3 u% e2 \│  │  │          CM3ROMTable.v
│  │  │          CortexM3Integration.v
│  │  │         
│  │  ├─dapswjdp
# C; M7 v8 e7 T3 X$ y│  │  │  │  README_DAPSWJDP
2 J0 f3 L# g. W- w: D│  │  │  │  
│  │  │  └─verilog
' e; K. L9 e8 o2 w. z5 P( y│  │  │          DAPDpApbDefs.v
. Q/ z$ J: n& _, _- j* r& A5 z│  │  │          DAPDpApbIfClamp.v
│  │  │          DAPDpApbSync.v
3 }1 I! Z+ [( V3 N) I; @│  │  │          DAPDpClamp0.v
│  │  │          DAPDpEnSync.v
3 Q; c% a2 A7 k- ~│  │  │          DAPDpIMux.v
5 k- D& x+ ~0 b6 @8 [│  │  │          DAPDpSync.v
│  │  │          DAPJtagDpDefs.v
│  │  │          DAPJtagDpProtocol.v
│  │  │          DAPSwDpApbIf.v
│  │  │          DAPSwDpDefs.v
0 w3 i7 E2 A8 G3 a* _$ ?* R4 A│  │  │          DAPSwDpProtocol.v
9 [7 w3 q- k5 r0 j│  │  │          DAPSwDpSync.v
8 Y9 m! A  M; F0 Q5 G0 _, X│  │  │          DAPSWJDP.v
│  │  │          DAPSwjDpDefs.v
4 X0 b& j! Z& ^" q( V│  │  │          DAPSwjWatcher.v
│  │  │         
│  │  ├─models
│  │  │  └─cells
│  │  │          CM3ClkGate.v
  V+ ?3 L4 \8 U# m│  │  │          CM3EtmClkGate.v
│  │  │          CM3Sync.v
│  │  │         
│  │  └─tbench
8 k1 a  p  H! A' ?; `- d# O0 `│  │      └─verilog
8 m9 d( a, U* z6 o3 v- O│  │              AhbToApb.v
│  │              AtbLogger.v
│  │              BusMatrix.v
& ]" D/ d3 H; \3 \│  │              ClkReset.v
│  │              CM3BusComparator.v
│  │              CM3BusGasket.v
/ j  w2 }: K) |- I  j6 v" ]  ]& H│  │              CM3TestExAcMnAhb.v
) S* x# C: x1 j7 I: {, [  {$ c│  │              CM3ValAHBSplit.v
( k# F: l1 ~% A. \4 E/ |3 w+ x│  │              CM3ValApbTrickBox.v
8 z# y; R/ n$ k, v3 ?3 a│  │              CM3ValBusCompareCtrlReg.v
0 b9 n% y& T! W% n│  │              CM3ValControl.v
│  │              CM3ValDebugCore.v
│  │              CM3ValDualPortRAM.v
, Q! D/ l3 {) _8 [! s7 x│  │              CM3ValDualPortWrapper.v
│  │              CM3ValETMTrickBox.v
│  │              CM3ValHTMTrickBox.v
3 z  F4 |0 B0 D$ }3 t7 Q. R9 r│  │              CM3ValIRQGenerator1.v
│  │              CM3ValIRQGenerator2.v
│  │              CM3ValJtagTrickBox.v
│  │              CM3ValMemory.v
│  │              CM3ValPMU.v
  |) f8 b1 E6 T7 s│  │              CM3ValRAM.v
│  │              CM3ValRAMWrapper.v
│  │              CM3ValScratchPad.v
│  │              CM3ValSWCapture.v
│  │              CM3ValTBDefs.v
│  │              CM3ValTraceOutput.v
│  │              CM3ValTraceSync.v

0 V/ S4 T- `2 l4 G) T& a+ ^/ f2 o│      │  │  exclude_list.sc_waitstate
1 _# b' x# t! H! p8 |, B
* N, u3 x2 L. o            │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
8 P, |8 h0 ?1 T' [            │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
            │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
' V2 K7 n# y! m: r, Z2 x- Z            │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
: r* y! i1 i$ \% G6 `            │      │  
            │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
& ^! q: v/ `8 ~! b, H            │              cells_1.geo
            │              cells_1.pwr
2 j# T" P' g9 w! O% B$ ~) A+ ~            │              index.cli
1 q0 }7 _4 f# ?, {            │              README.TXT
/ n1 d2 R5 z$ x" E5 d            │              rulesets
. b0 B+ g- a9 {& a) ^            │              VERSION.TXT
            │              vias_1.geo
            │              
/ N4 `. M0 `) @            └─tsmc
  @; s* _9 R, o                └─t-n90-lo-sp-002-f1_1_6a_20060914
                    └─6X2Z
                            corner.defs