|
台積電設計建構行銷處資深處長Suk Lee 表示:「藉由創新來實現最佳的新製程技術,一直是台積電與新思科技長期合作的重點。而為了因應3D電晶體的複雜性(complexity),我們提前布局並擴大與新思科技的合作,以發揮FinFET技術的價值。有了通過台積電認證設計自動化工具,雙方的客戶便可充分利用FinFET技術。」 7 x8 O& t0 Y& W( s* [ x" K! s
6 H" |, }/ O5 ?) s
新思科技設計事業群產品行銷副總裁Bijan Kiani表示:「針對N16 FinFET製程開發的Galaxy設計平台V1.0認證是台積電與新思科技在創新技術上合作的成果。我們與台積電以及許多共同客戶一起合作,開發出完整、有效率以及經過驗證的流程(flow),讓設計人員能充分利用FinFET技術,開發出最先進的設計。」 9 Q; }% h, ^: X& g' W- y
' S; |3 B7 c# i# R7 t5 v9 |! `
關於台積電N16 V1.0認證解決方案. @, f8 X! I$ _. ]
; l* X$ F8 S2 F- |* S
新思科技Galaxy™設計平台提供支援台積電16奈米FinFET製程的工具與方法論,包括: 7 E2 p- H3 Q( o* |
% Y* n( R( Q, R% S/ Z· IC Compiler:先進技術支援16奈米FinFET量化規則(quantized rule)、FinFET格線置放規則(grid rule)以及先進的優化方法論,包括PBA與 GBA時序關聯及低電壓保持時間(hold time)校正,以達最佳效能、功耗及面積。3 i0 b; ^5 r1 F# V
, |2 Y7 p! e/ Y) F" {* `* l4 z. ^- |· IC Validator:利用DRC及DPT規則檢查(rule compliance check),檢驗FinFET參數,包括邊界(fin boundary)規則和expanding dummy cells。
. b9 ?, c& E: v, ?) ]/ e6 c Z0 ^/ H
· PrimeTime:先進波形傳播(waveform-propagation)的延遲計算(delay calculation),提供FinFET製程所需的絕佳STA簽核(signoff)正確性。
! ^1 k5 Y3 M, s. I9 N* m, J5 y0 ~! D5 e' e# K6 @0 b1 i& c+ o
· StarRC:首創使用FinFET「實際剖繪資訊(real profile)」,為正確的電晶體層級(transistor-level)分析,提供最準確的MEOL(middle-end-of-line) 寄生元件參數擷取(parasitic extraction)。
0 a' n0 K5 {0 i& z. v! p6 x" \
8 h; k) h! a: e6 L$ K· HSPICE、 CustomSim 和FineSim:針對最新FinFET設計進行的FinFET裝置建模(device modeling)及精確電路模擬。此外,CustomSim具備新的電子遷移效應(electromigration)和IR電壓降(IR-drop)分析。
I- q; x& X: m5 v
0 }" i; t% y$ w/ u: T· Laker:支援複雜的FinFET鄰接規則(abutment rules)、雙重曝光(double-patterning)、MEOL中段層和其他先進節點的設計要求。 |
|