|
台積電設計建構行銷處資深處長Suk Lee 表示:「藉由創新來實現最佳的新製程技術,一直是台積電與新思科技長期合作的重點。而為了因應3D電晶體的複雜性(complexity),我們提前布局並擴大與新思科技的合作,以發揮FinFET技術的價值。有了通過台積電認證設計自動化工具,雙方的客戶便可充分利用FinFET技術。」
4 p( [* C8 y* x4 S- a& k: {! x7 n& c+ p$ H1 E1 f
新思科技設計事業群產品行銷副總裁Bijan Kiani表示:「針對N16 FinFET製程開發的Galaxy設計平台V1.0認證是台積電與新思科技在創新技術上合作的成果。我們與台積電以及許多共同客戶一起合作,開發出完整、有效率以及經過驗證的流程(flow),讓設計人員能充分利用FinFET技術,開發出最先進的設計。」
& L1 X( ?5 N5 }, K. w
. \ T0 a2 @$ D' }" w$ r5 x0 @6 }+ d關於台積電N16 V1.0認證解決方案
6 ?1 a$ P7 D# u1 E
, [) x8 L+ i7 ^0 f% d* t% f2 Z新思科技Galaxy™設計平台提供支援台積電16奈米FinFET製程的工具與方法論,包括: ( c$ L) R p* w# K
+ p$ q7 f% B% g2 L" ~
· IC Compiler:先進技術支援16奈米FinFET量化規則(quantized rule)、FinFET格線置放規則(grid rule)以及先進的優化方法論,包括PBA與 GBA時序關聯及低電壓保持時間(hold time)校正,以達最佳效能、功耗及面積。7 H3 ]1 [% B2 N9 o4 a, S
0 N. `% M" b: t3 ]! b, \" Q/ g
· IC Validator:利用DRC及DPT規則檢查(rule compliance check),檢驗FinFET參數,包括邊界(fin boundary)規則和expanding dummy cells。
4 C, T+ `+ `; X- ?0 v3 i) L2 a, P7 A4 D; s0 z5 z
· PrimeTime:先進波形傳播(waveform-propagation)的延遲計算(delay calculation),提供FinFET製程所需的絕佳STA簽核(signoff)正確性。# W& n: q7 g0 k! r$ B- k$ J
2 {2 l& V7 C& p8 }9 U· StarRC:首創使用FinFET「實際剖繪資訊(real profile)」,為正確的電晶體層級(transistor-level)分析,提供最準確的MEOL(middle-end-of-line) 寄生元件參數擷取(parasitic extraction)。, S! H# K7 U+ y4 H& ]; }
. u* D8 E- N: c$ z2 ?: f· HSPICE、 CustomSim 和FineSim:針對最新FinFET設計進行的FinFET裝置建模(device modeling)及精確電路模擬。此外,CustomSim具備新的電子遷移效應(electromigration)和IR電壓降(IR-drop)分析。! u' d! k9 o- X& V4 D# |+ I
7 w. S; w4 r# u# I1 H" _* s
· Laker:支援複雜的FinFET鄰接規則(abutment rules)、雙重曝光(double-patterning)、MEOL中段層和其他先進節點的設計要求。 |
|