|
台積電設計建構行銷處資深處長Suk Lee表示:「台積電與新思科技合作,進行16奈米FinFET技術的方法論創新及工具整合。雙方長期的合作關係包含設計實作流程,以及協助先期採用客戶取得先進製程技術並加速FinFET技術的佈署。」; \- C' s/ n" f/ c- Z
& J# Q5 Z2 H- n6 t$ i/ k* `8 Z
新思科技設計製造產品行銷副總裁Bijan Kiani表示:「我們與台積電密切合作完成完整的FinFET實作流程,可提供雙方共同客戶在量產時佈署使用。Galaxy流程讓FinFET技術的採用透明化,因此設計人員可以無接縫地利用該先進製程技術在效能及功耗上的優勢。」
, j6 t( k1 R, ^ B
2 y. x% Y6 R+ P) E% }( @/ ?台積電推出的完整實作解決方案,能讓16奈米參考流程的先期採用客戶,充分實現功耗、效能、面積及製造的技術優勢。 1 d9 J1 R2 }" [* P$ U' L
6 y0 N' h9 ^6 e0 _/ |而新思科技Galaxy實作平台提供支援台積電16奈米參考流程的工具和方法論,包括:8 e6 N- p$ o: j+ y
4 O, W) E; s4 V, n L. s$ k4 P
IC Compiler:先進技術支援16奈米FinFET量化(quantized)規則、FinFET格線置放(grid)規則以及先進的優化方法論,包括PBA vs GBA時序關聯及低電壓分析,以達最佳效能、功耗及面積。5 B$ Q& l3 F/ g% r3 o( ]! b: ?* `
IC Validator:利用DRC及DPT的規則檢查,檢驗FinFET參數,包括邊界(fin boundary)規則以及延展式 dummy cell。, p$ W6 x2 U+ E+ g6 X9 w3 v1 }
PrimeTime®:先進的波形傳播(waveform-propagation)延遲計算,提供FinFET製程所需的絕佳STA簽核(signoff)正確性。
! o0 X8 h) m/ `4 zStarRC™:首創使用FinFET「實際剖繪資訊」(real profile),為正確的電晶體層級(transistor-level)分析,提供最準確的MEOL(middle-end-of-line)寄生元件參數擷取。 |
|