VHDL Compiler 問題

omp61205

這是我從網路上找到的鬧鐘程式
: u% Q! @/ O' p$ h/ _+ {' x但Compiler一直不會過
會出現Process clocking is too complex的錯誤
& s3 V* j: r- B! r  W請問是為什麼呢??  謝謝
7 C  ^, U2 Z+ K
LIBRARY ieee;
2 F+ L& X# U9 X8 h% dUSE ieee.std_logic_1164.all;


) K/ s2 P% y" `8 [8 n* a0 tentity scalarmtime is
# }  S1 I4 Z% L; gport(set_alarm,set_sc,set_min,set_hour        : in std_logic;
1 G+ S) S; ?2 k" C, K1 F, ]: {0 }                sc_data                        : out integer range 0 to 59;
$ X3 q1 q8 i4 T        );
" ~* [8 j! }% \0 m0 B! V# ~+ b+ ?end scalarmtime;


, v" A8 H) U+ l% Yarchitecture one of scalarmtime is
begin
        process(set_sc)
* s. o+ t* ^3 z: ~8 T8 M        variable set_sc_data        :integer range 0 to 59;
        begin
' |+ }- J% F* q8 Q( F$ W: W7 M* A        if(set_alarm = '1') then
" J/ c6 g1 J& L/ H: _8 t                if(set_sc'event and set_sc='1') then
& d' F- B, @% \0 W; D/ W  d                        if(set_sc_data = 59)then
                                set_sc_data:= 0;
$ x' }7 c) N+ J$ g/ c8 H                        else
                                set_sc_data := set_sc_data + 1;
. o2 l# S/ j- f3 J                        end if;
                end if;
$ m# H" p3 i6 ~( s( r$ [3 D        end if;
        sc_data <= set_sc_data;
        end process;
end one;