VHDL Compiler 問題

omp61205

這是我從網路上找到的鬧鐘程式
4 K% ^3 g1 w7 n0 j; t1 D; U但Compiler一直不會過
會出現Process clocking is too complex的錯誤
請問是為什麼呢??  謝謝

LIBRARY ieee;
) f7 o& k8 X0 f$ D' yUSE ieee.std_logic_1164.all;
5 D+ ]6 {" Y9 a) ?$ D: g) p* H
4 c; C; y/ d# `6 y
4 z; I# {/ Q) z" u# n0 eentity scalarmtime is
port(set_alarm,set_sc,set_min,set_hour        : in std_logic;
                sc_data                        : out integer range 0 to 59;
        );
end scalarmtime;
) v: J2 d2 ]/ k- B4 y; L8 y

architecture one of scalarmtime is
begin
& e" {) u3 m; A+ l( L        process(set_sc)
1 w7 W* N0 G6 g; n; \+ H, l        variable set_sc_data        :integer range 0 to 59;
: A: U) q# _, q1 @  b- a* J/ ^. x        begin
        if(set_alarm = '1') then
                if(set_sc'event and set_sc='1') then
$ L; h+ l/ `' c) n" }: o/ S                        if(set_sc_data = 59)then
7 L! B& X3 w) J/ v2 b                                set_sc_data:= 0;
                        else
                                set_sc_data := set_sc_data + 1;
                        end if;
  Z/ k4 L! U7 j: w, U9 P2 m                end if;
2 b) W0 Y5 O' `( f6 g        end if;
3 L# K  n- @/ D; S        sc_data <= set_sc_data;
        end process;
end one;