VHDL Compiler 問題

omp61205

這是我從網路上找到的鬧鐘程式
但Compiler一直不會過
會出現Process clocking is too complex的錯誤
請問是為什麼呢??  謝謝
& w6 n/ y' J9 e
1 x% p( R; T3 Z4 YLIBRARY ieee;
  c, y* O- `( C4 s6 O6 a. ]( IUSE ieee.std_logic_1164.all;

: }; O% G: `% |
, d$ ~0 i) |' Uentity scalarmtime is
port(set_alarm,set_sc,set_min,set_hour        : in std_logic;
" K% L# U9 B) Y) `) U7 H                sc_data                        : out integer range 0 to 59;
        );
end scalarmtime;


7 Q+ y1 R7 @9 z/ i7 c  Q8 z+ Karchitecture one of scalarmtime is
begin
        process(set_sc)
        variable set_sc_data        :integer range 0 to 59;
        begin
5 E2 z. ~' B" n" A- T        if(set_alarm = '1') then
/ d$ j/ ]% \* f" E0 {+ a! g6 k) @' F                if(set_sc'event and set_sc='1') then
                        if(set_sc_data = 59)then
                                set_sc_data:= 0;
9 o: Q; z8 b, B2 q! ?6 x                        else
                                set_sc_data := set_sc_data + 1;
  v. s4 _* O/ v% }3 l+ u3 Y                        end if;
                end if;
' m7 T* T4 i3 V) x- {7 `8 A        end if;
        sc_data <= set_sc_data;
        end process;
end one;