Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4478|回復: 1
打印 上一主題 下一主題

在 FPGA 上實現 MATLAB & Simulink 演算法

[複製鏈接]
跳轉到指定樓層
1#
發表於 2011-10-31 16:17:20 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
FPGA and ASIC prototyping of Signal Processing algorithms with MATLAB and Simulink  ^. W( i- F' a3 A3 Y
Frank Liu, Communications and Semiconductor Industry Marketing,  MathWorks Inc. 26p# R, J8 v6 I  r6 v2 s' |
" T; {) L6 e0 Z4 g
What You Will See In This Session
4 X: H2 b. n5 T6 a. C
$ s3 P, T: ^0 |1 AIntroduction to Model Based Design For FPGA and ASIC( T4 {  b, S8 T" W  U; Y
Case Study – Audio Equalizer. U. V3 X0 y/ Q- J- U
Fixed-Point Modeling
" Z4 A8 ^# b& K: G# v) F% S8 _8 kHDL Code Generation
' N3 x, X0 ?% b8 s4 b1 lOptimizing For Speed And Area
" e" J4 s# N+ S8 ]Verification: HDL Co-simulation And FPGA-in-the-Loop1 {3 w0 x: H" A) l# M
Summary And Next Steps, B6 ?" v* s7 Q  u( E

9 w6 b; c+ t! K$ S9 N
! ]5 W) [$ J0 s, X. R. }' p  E4 P  n
5 ^7 t: P2 p7 t8 l8 N% H4 z6 s
遊客,如果您要查看本帖隱藏內容請回復

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2012-6-18 10:39:02 | 只看該作者
剛好有用到' w% ?6 V& f' W" I+ y1 L/ V
感謝樓主的享~~~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-4 03:22 AM , Processed in 0.103006 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表