|
Critical SoC Techniques for 1st Silicon Success
% i8 {7 ~% S8 l8 j! ]第一次就量產成功所需的關鍵SoC技術
9 g d. I, b1 B& X5 o G) o' k) F" [7 b! I7 b \# `
消費和通訊市場的發展日新月異,市場競爭日趨激烈,其中產品性能不斷提升和功耗不斷降低是主要推動因素。對於在智慧型手機和平板電腦上實現最新的3G和4G應用內容而言,這些性能特性是必不可少的。 z; Z7 G [* t/ L4 z; x( F0 Y# t$ K$ [
f V: _: P) Q2 [- }: m0 e當話題轉到先進製程,許多晶片設計人員就會發現,要為此類先進應用提供所需的下一代性能、面積和功耗管理,他們也面臨著各種挑戰。
( n/ I8 f% ]3 x- d
$ ^* j, e0 K( w, s" Z•性能目標不斷提高、漏電流也同時不斷升高、功耗要求持續降低,令設計工作日趨複雜。
3 \, V: I/ X: J; @, u, T3 l•低耗電模式意味著喚醒時間慢,並可能造成存儲狀態流失。, a& j; o8 V/ v2 v9 _" m( o: |
•新的性能和功耗管理工具可能需要專門客制化的實現技巧,因而就拉長了設計週期。
* K6 Z4 E) E- t% e" y7 R0 p c•為優化系統性能需要多次進行反復設計,因而推遲了產品的上市時間。8 r+ N, x# G. l( D* @4 W# K2 g# ^4 N
•先進製程設計變得更為複雜,Sign off週期延長,測試工作變得更加困難。 |. J( k, \7 h( i. S5 G6 u% }# e$ A7 i( L
1 `8 n3 R8 k" i6 }2 L) y7 v上述這些設計困境使得設計週期延長、量產時間推遲,導致市場占有率減少、收益降低。但我們可以減少這些設計難題! ARM舉辦的“第一次就量產成功所需的關鍵SoC技術”研討會將為您提供各種有價值的資料,幫助促進SoC設計成功。該研討會將探討先進IC設計和製造所面臨的各種挑戰和解決方案,其中包括:; A& |9 @ L- V6 N# v" Q9 h
. R8 j- f, R! x( d2 C
•在達到最高頻率之下,仍然可以進一步降低功耗。; Z" E! x* }+ @/ \2 ]
•如何降低SoC的動態和漏電功耗、降低回復正常操作模式所需的時間與功率及資料存儲之間的平衡,包括多電壓供電技術、DVFS等。( Y4 V- `6 r: `
•如何採用行業標準的EDA流程預測SoC性能,縮短設計週期。0 A6 m) H& ~: R4 t
•如何從SoC設計環節開始提高產品良率。
L/ g3 T& d4 U$ t. ?+ M•如何驗證低功耗和multiple timing corners sign off.6 t3 b8 Q" ^" w+ H
•快速實現一次量產成功的 “必備”技術。6 ^2 V) g: ~8 E/ S. S* V% t( i
}% v, m0 K- J1 b5 E作為一名先進製程晶片設計人員,必須始終以最低功耗和最高性能作為SoC的設計目標。但製程不斷演進,為SoC設計帶來了前所未有的複雜和困難。您在開始下一項新設計前,請務必瞭解和掌握最新的制勝法寶,從而克服各種困難,設計出與眾不同的SoC,並縮短產品上市時間。立即註冊,參加ARM的“第一次就量產成功所需的關鍵SoC技術”研討會。 |
|