|
Critical SoC Techniques for 1st Silicon Success% \" `, T) z' b9 v" d8 a. t
第一次就量產成功所需的關鍵SoC技術7 }6 Z. [; I/ E
; o% a$ n: \. W' T3 C! M/ d) v消費和通訊市場的發展日新月異,市場競爭日趨激烈,其中產品性能不斷提升和功耗不斷降低是主要推動因素。對於在智慧型手機和平板電腦上實現最新的3G和4G應用內容而言,這些性能特性是必不可少的。- `. B x% l8 w
# w9 _, b7 F3 u, m$ w6 ~$ ?3 y; h
當話題轉到先進製程,許多晶片設計人員就會發現,要為此類先進應用提供所需的下一代性能、面積和功耗管理,他們也面臨著各種挑戰。
7 P; x( [ p0 F, w* M0 a# |1 R& I0 \9 w' q- v
•性能目標不斷提高、漏電流也同時不斷升高、功耗要求持續降低,令設計工作日趨複雜。8 @: p1 b: J2 m% p/ ?8 _0 [
•低耗電模式意味著喚醒時間慢,並可能造成存儲狀態流失。
6 f! x4 t' G4 M: B. X$ J•新的性能和功耗管理工具可能需要專門客制化的實現技巧,因而就拉長了設計週期。
9 j( k" A' P/ K: z* }& c•為優化系統性能需要多次進行反復設計,因而推遲了產品的上市時間。: m; n0 } f% K) g9 f; w( ^
•先進製程設計變得更為複雜,Sign off週期延長,測試工作變得更加困難。
0 S6 |) Y. H; ?& k; |# D j3 U/ ^4 O/ {9 ^0 R. ~* h8 E Z- `
上述這些設計困境使得設計週期延長、量產時間推遲,導致市場占有率減少、收益降低。但我們可以減少這些設計難題! ARM舉辦的“第一次就量產成功所需的關鍵SoC技術”研討會將為您提供各種有價值的資料,幫助促進SoC設計成功。該研討會將探討先進IC設計和製造所面臨的各種挑戰和解決方案,其中包括:
4 |5 [' @+ q) P M! B" M# J' p4 `9 X( h7 S1 J( p3 U
•在達到最高頻率之下,仍然可以進一步降低功耗。8 r8 E [1 Y! j8 M8 l
•如何降低SoC的動態和漏電功耗、降低回復正常操作模式所需的時間與功率及資料存儲之間的平衡,包括多電壓供電技術、DVFS等。( J0 [( W# F% @$ ]; ]( q% x: S
•如何採用行業標準的EDA流程預測SoC性能,縮短設計週期。
2 c" _! a( ~' i; O/ w# ^9 g7 P•如何從SoC設計環節開始提高產品良率。
9 C# M8 h- f4 _3 h( {- b3 _2 @& J•如何驗證低功耗和multiple timing corners sign off.( x' E* G3 a R+ s3 J. c* ?5 D1 D, G
•快速實現一次量產成功的 “必備”技術。
, g6 t8 U! x" ~1 h' {. U0 s& x4 \( B8 x$ d# R6 T+ L# R
作為一名先進製程晶片設計人員,必須始終以最低功耗和最高性能作為SoC的設計目標。但製程不斷演進,為SoC設計帶來了前所未有的複雜和困難。您在開始下一項新設計前,請務必瞭解和掌握最新的制勝法寶,從而克服各種困難,設計出與眾不同的SoC,並縮短產品上市時間。立即註冊,參加ARM的“第一次就量產成功所需的關鍵SoC技術”研討會。 |
|