關於systemverilog的testbench

makejie3

想請問一下各位先進，
如果已經用systemverilog寫好兩個testbench，
例如AA.sv和BB.sv，
AA.sv和BB.sv都是用program block包起來的，

那如果我在simulation時，想要AA.sv跑完後直接跑BB.sv，
直接將兩個檔案依序讀進去執行好像不是這樣的效果，
  r; I% Y1 \- D. w: V請問有啥辦法可以不用改這兩個testbench而達到我想要執行的效果呢？
  L5 v+ f# m: p- X' i
7 C; g9 w3 S( F* Q, ~謝謝。