|
input [12:00] pac_leng_f; // pac_leng latch4 p, ~4 F j/ _5 q5 i
assign less_than_col_window = (spd1g) ? (pac_leng_f < 13'd552) : (pac_leng_f < 13'd104);
2 ?" G* }2 _- B( m6 R' M
2 Z) \9 I$ ~+ k* I$ L可以改寫成
) j9 H: Q4 U# [6 e$ dassign less_than_col_window = (spd1g) ? ((pac_leng_f[12:10]==3'b000) & ( {pac_leng_f[9], pac_leng_f[5] , pac_leng_f[3] } != 3'b111 )) :
2 X" w9 Q# ` _) Z6 x( R9 r ((pac_leng_f[12:07]==6'h00) & ( {pac_leng_f[6], pac_leng_f[5] , pac_leng_f[3] } != 3'b111 ))) f: X' d1 e% a7 q A3 J
' M3 @# ^, T7 D// 000 1000101000 = 13'd552' |5 i% E. y2 ?* i: N7 k
// 000000 1101000 = 13'd104/ P8 q+ _8 i/ n p$ K- X
w1 {' q( c1 H) K- p- ]) h9 K
一般人的寫法會使用 "<" 符號, Synthesize 時會形成下面這種多bits的比較器3 b+ Y, G& |, ]; f
這種寫法所 Synthesize 出來的 Combinational circuit 其 Propagation gate delay 會很長.) t0 C! `: y3 d9 l
改用新的寫法會變成 2 個 3bits 的比較器同時並行,各得到二個值後,最後再用一個 AND Gate 做輸出.
& L8 q ^% z' H% bPropagation gate delay 會短很多. |
|