Verilog testbench直接載入BMP檔

walltsou

最近在做FPGA影像處理。發現測試影像載入沒有好方法，自己寫了一個。發表在自己的部落格上
$ m% q, H0 J+ e$ dverilog中讀取BMP檔
6 [3 f: i# m; g3 b: u: I6 q( N程式碼如下：

1. module test;
   
2.   integer fileId, i, cc;
   
3.   reg [7:0]  bmp_data [0:2000000];
   9 Q3 X1 n, b: R% U3 l  k
4.   integer bmp_width, bmp_hight, data_start_index, bmp_size;
   
5. 
   5 n/ J, v; u, r8 P) B2 s
6.   initial begin
   * ~5 W, E0 e4 [7 s1 y/ z% o  y
7.     fileId = $fopen("gray.bmp","rb");
   6 q, r% E$ f3 P( D4 ^& ^9 d3 ?3 \
8.     cc = $fread(bmp_data, fileId);
   
9.     bmp_width = {bmp_data[21],bmp_data[20],bmp_data[19],bmp_data[18]};
   5 Q# T2 K7 n# E9 O
10.     bmp_hight = {bmp_data[25],bmp_data[24],bmp_data[23],bmp_data[22]};
    
11.     data_start_index = {bmp_data[13],bmp_data[12],bmp_data[11],bmp_data[10]};
    
12.     bmp_size  = {bmp_data[5],bmp_data[4],bmp_data[3],bmp_data[2]};
    
13.     for(i = data_start_index; i < bmp_size; i = i + 1) begin
    
14.       $display("%h",bmp_data[i]);
    " d. q+ F- s% g0 J* c5 D
15.     end
    
16.     $fclose(fileId);
    % a) C- Q* G6 l, P, u5 I$ B
17.   end
    
18. endmodule

複製代碼

資料格式沒有解開，要用自己排。