Verilog testbench直接載入BMP檔

walltsou

最近在做FPGA影像處理。發現測試影像載入沒有好方法，自己寫了一個。發表在自己的部落格上
4 Z% N: D$ g% k/ A& ]7 i& dverilog中讀取BMP檔
( u* ^9 |2 @3 y- u2 z$ ^程式碼如下：

1. module test;
   * D6 X8 h6 \1 D; ?9 z
2.   integer fileId, i, cc;
   0 J8 F/ y  i( Q% ~* n. t( `' l
3.   reg [7:0]  bmp_data [0:2000000];
   - [, N& g; B% g6 j) c7 V. ^$ N
4.   integer bmp_width, bmp_hight, data_start_index, bmp_size;
   
5. 
   9 u+ ?8 F0 V8 O7 |9 Z& X6 `0 H1 m
6.   initial begin
   
7.     fileId = $fopen("gray.bmp","rb");
   
8.     cc = $fread(bmp_data, fileId);
   
9.     bmp_width = {bmp_data[21],bmp_data[20],bmp_data[19],bmp_data[18]};
   7 Q3 p0 H2 `7 ?- y: w6 w' d* i
10.     bmp_hight = {bmp_data[25],bmp_data[24],bmp_data[23],bmp_data[22]};
    
11.     data_start_index = {bmp_data[13],bmp_data[12],bmp_data[11],bmp_data[10]};
    ) R: D( o( X; B+ m, Q
12.     bmp_size  = {bmp_data[5],bmp_data[4],bmp_data[3],bmp_data[2]};
    1 S, V4 v& @  m6 C
13.     for(i = data_start_index; i < bmp_size; i = i + 1) begin
    
14.       $display("%h",bmp_data[i]);
    2 ~) _% h+ v4 K$ y
15.     end
    ) a6 i. y) V8 F3 Q$ m5 B+ R
16.     $fclose(fileId);
    ! B  o, s  d: O( y7 S) p2 {7 f
17.   end
    
18. endmodule

複製代碼

資料格式沒有解開，要用自己排。

fufu1119

感謝分享, 有機會也來試試看, 我之前是將圖檔轉成文字檔, 然後在讀進系統做模擬使用.

alfred99

Thanks a lot!!
學到東西了!!

KaiChuinLim@FB

注意讀到的影像是反的(下至上, 右到左)