Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 43984|回復: 23
打印 上一主題 下一主題

[問題求助] 同樣的ESD設計,爲什麽差別這麼大

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2011-1-5 09:34:19 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
使用的是0.5u的硅柵工藝,輸入使用的是200/0.6的 PMOS與NMOS做的保護,輸入使用的200/0.6的PMOS,NMOS做buffer.
- \/ v8 M. d! n" hESD測試結果差別很大,請教是什麽原因,下面圖是測試結果,PAD圖與輸入輸出buffer。  s: E! \3 j$ |* q8 Z* W2 D' Z1 u: _
( h- s' K; Q) w, {# S
Esd test summary:
" x8 W' G$ N+ x1 [/ [3 H4 o. T" o4 A- Y7 m$ v+ j& L: c. i( A3 e
ESD TEST
- g# g9 Y$ {8 x9 ^/ v7 Q' w' v2 b) O- t3 g8 y. t( R4 G
' Q2 H$ i8 P7 V, I& m) h1 h& [0 c
PAD6 b2 H  r% f1 _" R2 n

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂2 踩 分享分享
24#
發表於 2015-5-11 15:53:08 | 只看該作者
如訊號一開始進來先看到電阻,是會先死在電阻的
23#
發表於 2011-11-2 09:43:06 | 只看該作者
有找到問題點麼??
- N' }3 t3 {# d. q( W" J2 M0 q4 ~' |- r1 N
圖面看不清楚無從判斷,但就設計上來說看不出有哪邊有很大的問題,這個size要過4K應該也不難
/ T% ?3 R9 u7 k5 P& Z5 m有的話可能者佈局時沒考慮清楚周圍device的影響,又或者整個ESD device擺置不妥
9 t3 ~" C3 M% ^5 s5 B+ ~- T8 v導致ESD turn on不均,在在都會導致整體ESD效能降低產生ESD damage
, i& K$ L/ M" M; h* V% ^- ?: h1 [2 g+ \1 u! G" I8 X& Q. Z
如果有找到問題點的話,記得多分享ㄡ
22#
發表於 2011-11-2 09:42:49 | 只看該作者
本帖最後由 despair 於 2011-11-2 09:44 AM 編輯
, n/ T' C) N% I0 O* I4 e& T
) s0 Q! p& k% @, A7 dLAG導致連發兩篇,自刪除內文
21#
 樓主| 發表於 2011-9-18 15:11:33 | 只看該作者
esd 更改了一版,终于过了4000v
20#
發表於 2011-6-1 20:58:53 | 只看該作者
最近LAYOUT在畫ESD,電阻是一定要加的,輸出是否每個都要加,請考慮好,0 t9 Q) W& Z; z; f
而輸入是一定要加電阻的,且加到二極體後面,
: }9 _, V' E; A+ f如訊號一開始進來先看到電阻,是會先死在電阻的,
19#
發表於 2011-5-4 11:20:28 | 只看該作者
不過以5V的gate 應該不是那麼容易被燒壞的 device 導通的特性的量過嗎
18#
發表於 2011-4-6 17:32:15 | 只看該作者
對於input port,5 Y6 b% A0 _1 i- _
若PAD沒串電阻, 就直接到gate,$ ~& H9 |4 o8 s, s$ D3 ~! V( M. N
這是相當容易造成gate端燒燬,
8 ~) T2 b" \% ]給您做參考.
17#
 樓主| 發表於 2011-1-23 10:05:02 | 只看該作者
回復 16# spsun
+ ^2 e2 m2 r4 v$ X9 w, n
3 U4 [; Z; E4 w! `' H) k) I
7 L6 H$ a- b7 C& M    PCB上没有特殊处理
16#
發表於 2011-1-18 19:22:17 | 只看該作者
請問PCB design上 ESD保護原理
15#
 樓主| 發表於 2011-1-14 09:46:25 | 只看該作者
回復 14# jian1712 4 H. D# Z1 q1 a% U5 q5 `  U, a
( D( _1 G, _. m

5 F2 Z( p5 E6 F+ h6 H. |& C9 z   
* k4 b; z0 N1 u5 f- W, M7 k6 h
6 m! {- ]  |( d7 Q4 ~  PAD layout & display file& technology file

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
14#
發表於 2011-1-13 22:05:59 | 只看該作者
输出esd防护的防护的esd方案有很多,但是加了esd防护也未必凑效。把失效的样品打开看看里面的情况吧,通过emmi或者lc定位失效的位置,然后再找出合理的解决方案。不过在打开前,可以根据layout和esd测试结果猜一猜,然后再去做FA。CSMC 0.5u ESD还是不错的。给你发了站内短消息
13#
 樓主| 發表於 2011-1-13 19:01:18 | 只看該作者
本帖最後由 cltong 於 2011-1-13 07:26 PM 編輯 / M2 g- [' E& a: H2 N3 p! K" s7 U
0 c3 g0 ^$ d  z$ V* u3 J
回復 12# jian1712
6 j0 P+ L" K: f  H% e. o0 M- `
1 g: j- l! X5 O* L* C+ D* ?) g9 f3 {! j
    是的,27-38是输入,其他的都是输出,输出的ESD怎么做才会好些?难道除了BUF还要加保护。
2 b, {1 d: ^, J- S, _
' E5 f1 k3 Y- I  r4 _  L. A
1 p! x8 P. n# [! M  输出BUF 与输入的架构是一样的。除了栅接的位置不一样。输出栅接的上一级输出,而输入的栅是固定的。
12#
發表於 2011-1-13 15:55:44 | 只看該作者
输出buffer的layout和输入结构的layout是一样的么,我看到你的10~14,27,39,40的esd都不咋地,这些pin都是output吧,除了27是vdd
11#
 樓主| 發表於 2011-1-13 15:12:09 | 只看該作者
csmc的工艺,无锡上华。输出BUF的size 与输入的保护尺寸是一样的。
10#
發表於 2011-1-13 13:45:10 | 只看該作者
用的哪家的工艺啊,csmc/tsmc/hhnec/vis? 0.5u 5v esd还是比较好做的
9#
發表於 2011-1-13 13:43:41 | 只看該作者
按理来说,你直接把esd做输出buffer,esd应该很强悍啊,看来layout时可能有些地方没有注意吧
8#
 樓主| 發表於 2011-1-13 13:22:10 | 只看該作者
回復 7# jian1712 ! d! V6 @/ n8 D& j

5 u( R( M7 J5 f( O' H1 h0 Y. f( ~  ~
$ b& E- b7 L; _% ]    是的,输出BUF直接代替保护。这样有问题吗?
7#
發表於 2011-1-13 11:28:01 | 只看該作者
回復 6# cltong+ q# H" Q" x  c+ D0 B4 s8 A! }
我的意思是你的输出pad直接连到esd器件,别的还连了哪些器件
6#
 樓主| 發表於 2011-1-13 11:11:52 | 只看該作者
回復 5# jian1712
- N' o2 _; u% O& Y$ B' q/ {0 r6 H! z; m0 N. g( ~) m3 ?' U6 H

9 c- [; ?' a1 |   

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-18 08:22 PM , Processed in 0.127016 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表