同樣的ESD設計，爲什麽差別這麼大

cltong

使用的是0.5u的硅柵工藝，輸入使用的是200/0.6的 PMOS與NMOS做的保護，輸入使用的200/0.6的PMOS,NMOS做buffer.
8 E4 J3 p6 A1 J+ |ESD測試結果差別很大，請教是什麽原因，下面圖是測試結果,PAD圖與輸入輸出buffer。

% @9 O0 _, @9 U* G5 UEsd test summary:
. T& W. @* G  }# d
4 S6 f1 J5 J4 w+ g% E3 IESD TEST

6 I/ n3 U* ^4 Q! Y( X. r
PAD
  @/ [( j/ X; i1 y

cltong

回復 1# cltong
7 R) I. A8 {8 T8 g- S3 s6 h7 m
' N* n! t8 y- u整體佈局
. O" t( ^: Z4 N- \! V
pad    layout
  p4 w; U0 b# }' D0 j9 `vdd&pin 28-38,1  esd protection
- M' [1 j0 E1 ?/ M" |
pad 39 40 esd  protection

gnd &pad7-14 esd  protection
5 k$ b: f8 i+ I% y6 n

cthsu1

ESD test 結果圖太小看不清楚。請問你是不是輸入端全部 pass 而輸出端會 fail？可以提供 VDD-to-GND 的 ESD 保護電路嗎？

cltong

回復 3# cthsu1


    ESD test 結果圖太小看不清楚。請問你是不是輸入端全部 pass 而輸出端會 fail？可以提供 VDD-to-GND 的 ESD 保護電路嗎？
$ B, A( e+ @4 x' A3 P& w2 @: D

輸入端基本上都 pass，而輸出端差別就大了，有兩個輸出端口1000v都沒有過，（IO TO GND +)， 線路中沒有做VDD-TO-GND的ESD 保護，只有有個NMOS放在GND旁邊。

jian1712

回復 4# cltong
& a, {4 V) v) s7 q8 l) @; l2 Z可否把你esd保护架构做个图片发出来看看，不知道你使用的是什么工艺，在0.5u的工艺中，输入端的esd做起来比较容易pass，但是对于输出端，如果采用和输入端相同的保护结构，pass是幸运，不pass才是正常。因为输入端直接连接到gate端，通常Bvgs的耐压会高于Bvds 1~2v,我们用Bvds去保护Bvgs，所以能够很好的保护。但是对于输出端，esd发生时，同时看到两个drain端（一个是esd的，一个是输出mos的drain）,那么esd性能决定于最弱的那个drain

cltong

回復 5# jian1712
* I4 T: G: r" f) @. v8 {2 I+ ~4 `
9 q' |9 g8 G* s1 h5 |! h
   

jian1712

回復 6# cltong
# k% o# A1 {% Y, r2 f/ @0 L" Z' w! j# L我的意思是你的输出pad直接连到esd器件，别的还连了哪些器件

cltong

回復 7# jian1712
$ y; R+ t- j0 v) F8 ]

    是的，输出BUF直接代替保护。这样有问题吗？

jian1712

按理来说，你直接把esd做输出buffer，esd应该很强悍啊，看来layout时可能有些地方没有注意吧

jian1712

用的哪家的工艺啊，csmc/tsmc/hhnec/vis? 0.5u 5v esd还是比较好做的

cltong

csmc的工艺，无锡上华。输出BUF的size 与输入的保护尺寸是一样的。

jian1712

输出buffer的layout和输入结构的layout是一样的么，我看到你的10~14,27,39,40的esd都不咋地，这些pin都是output吧，除了27是vdd

cltong

回復 12# jian1712

: @* E# a& l7 V- T9 i/ w. ?
    是的，27-38是输入，其他的都是输出，输出的ESD怎么做才会好些？难道除了BUF还要加保护。

. C( c7 A( D- _$ k/ I7 N; W" K
1 L  K; L5 b& n5 G  输出BUF 与输入的架构是一样的。除了栅接的位置不一样。输出栅接的上一级输出，而输入的栅是固定的。

jian1712

输出esd防护的防护的esd方案有很多，但是加了esd防护也未必凑效。把失效的样品打开看看里面的情况吧，通过emmi或者lc定位失效的位置，然后再找出合理的解决方案。不过在打开前，可以根据layout和esd测试结果猜一猜，然后再去做FA。CSMC 0.5u ESD还是不错的。给你发了站内短消息

cltong

回復 14# jian1712
2 G" c* R7 d2 |2 n3 M, d- ?( o7 W
& p5 O. ^. R! r
6 ?4 k( ]* x0 F$ z6 l   
) d7 ~9 [) p- Y: _
  PAD layout & display file& technology file

spsun

請問PCB design上 ESD保護原理

cltong

回復 16# spsun


    PCB上没有特殊处理

klim

對於input port,
6 q. Y2 x2 O- d( {2 w# R若PAD沒串電阻, 就直接到gate,
這是相當容易造成gate端燒燬,
給您做參考.

glacialwang

不過以5V的gate 應該不是那麼容易被燒壞的 device 導通的特性的量過嗎

ONLYFLYSKY

最近LAYOUT在畫ESD，電阻是一定要加的，輸出是否每個都要加，請考慮好，
  @' ~% r2 ^1 L( ?9 `9 e* `/ ]6 L- h# p6 G而輸入是一定要加電阻的，且加到二極體後面，
如訊號一開始進來先看到電阻，是會先死在電阻的，