Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 43941|回復: 23
打印 上一主題 下一主題

[問題求助] 同樣的ESD設計,爲什麽差別這麼大

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2011-1-5 09:34:19 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
使用的是0.5u的硅柵工藝,輸入使用的是200/0.6的 PMOS與NMOS做的保護,輸入使用的200/0.6的PMOS,NMOS做buffer.# @: G5 u( w" C# l9 W
ESD測試結果差別很大,請教是什麽原因,下面圖是測試結果,PAD圖與輸入輸出buffer。
' p. {/ }4 e: Z
$ `9 y9 H% `- j' Z/ o3 SEsd test summary:
5 ?. h5 g8 n5 |7 {) y
9 g* q8 r6 Z' B2 V; \0 uESD TEST
4 x  T9 N2 ~  H7 V$ K+ l8 g% B9 N% L/ {4 U/ R! ]! o
' q0 _  F. i) f2 b6 L
PAD
+ B* e) n" b5 b  V

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂2 踩 分享分享
24#
發表於 2015-5-11 15:53:08 | 只看該作者
如訊號一開始進來先看到電阻,是會先死在電阻的
23#
發表於 2011-11-2 09:43:06 | 只看該作者
有找到問題點麼??
8 H8 I; g' `/ G# c. D* j  j
  k' F( K+ G! f7 u6 p6 h圖面看不清楚無從判斷,但就設計上來說看不出有哪邊有很大的問題,這個size要過4K應該也不難- n6 P' l. k2 O% c
有的話可能者佈局時沒考慮清楚周圍device的影響,又或者整個ESD device擺置不妥
( E3 c9 l2 s4 \; l9 i導致ESD turn on不均,在在都會導致整體ESD效能降低產生ESD damage+ w  g8 C# I9 ]! |: d

2 Z# |4 H2 q( Y" J如果有找到問題點的話,記得多分享ㄡ
22#
發表於 2011-11-2 09:42:49 | 只看該作者
本帖最後由 despair 於 2011-11-2 09:44 AM 編輯 4 S* _+ N: j  ^% F

% W4 w$ Q1 j/ _# GLAG導致連發兩篇,自刪除內文
21#
 樓主| 發表於 2011-9-18 15:11:33 | 只看該作者
esd 更改了一版,终于过了4000v
20#
發表於 2011-6-1 20:58:53 | 只看該作者
最近LAYOUT在畫ESD,電阻是一定要加的,輸出是否每個都要加,請考慮好,# l  r: {% |" W8 {0 J* T
而輸入是一定要加電阻的,且加到二極體後面,
5 R# [. a9 p- B% u* _2 I6 H1 O如訊號一開始進來先看到電阻,是會先死在電阻的,
19#
發表於 2011-5-4 11:20:28 | 只看該作者
不過以5V的gate 應該不是那麼容易被燒壞的 device 導通的特性的量過嗎
18#
發表於 2011-4-6 17:32:15 | 只看該作者
對於input port,
- U9 z/ X* {, t% Q- C$ J( R若PAD沒串電阻, 就直接到gate,
: {: f; P& l5 s3 z* P這是相當容易造成gate端燒燬,
$ l) s3 g6 b2 d. `, A8 ^給您做參考.
17#
 樓主| 發表於 2011-1-23 10:05:02 | 只看該作者
回復 16# spsun
% n; s9 T, R3 U- W5 E; [: I2 j8 I( X# Q

, Z+ Q* e, T3 }! q6 s    PCB上没有特殊处理
16#
發表於 2011-1-18 19:22:17 | 只看該作者
請問PCB design上 ESD保護原理
15#
 樓主| 發表於 2011-1-14 09:46:25 | 只看該作者
回復 14# jian1712
7 J; z9 ]  F0 Q( g# T5 r" o4 P1 U2 `7 ], l
) z3 J2 V0 k3 u  A4 c$ \' F
    + ?5 F8 M3 A$ I: H1 U7 ^  y* n
$ S) V9 \  C  k5 M# }9 n" K5 H) X
  PAD layout & display file& technology file

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
14#
發表於 2011-1-13 22:05:59 | 只看該作者
输出esd防护的防护的esd方案有很多,但是加了esd防护也未必凑效。把失效的样品打开看看里面的情况吧,通过emmi或者lc定位失效的位置,然后再找出合理的解决方案。不过在打开前,可以根据layout和esd测试结果猜一猜,然后再去做FA。CSMC 0.5u ESD还是不错的。给你发了站内短消息
13#
 樓主| 發表於 2011-1-13 19:01:18 | 只看該作者
本帖最後由 cltong 於 2011-1-13 07:26 PM 編輯 + d' C/ g6 n' C+ a) g' F
% g) T/ @6 ^0 x0 ?- C
回復 12# jian1712
& d7 o* N( E' }+ U& }
; I! R8 F" C$ H6 c- m. p8 j
7 {" H, c8 N9 s! L6 S/ l- U    是的,27-38是输入,其他的都是输出,输出的ESD怎么做才会好些?难道除了BUF还要加保护。+ a1 F0 K& F& b' s

2 H) T2 {. {8 g( ]
1 E. c  a3 Q8 q  输出BUF 与输入的架构是一样的。除了栅接的位置不一样。输出栅接的上一级输出,而输入的栅是固定的。
12#
發表於 2011-1-13 15:55:44 | 只看該作者
输出buffer的layout和输入结构的layout是一样的么,我看到你的10~14,27,39,40的esd都不咋地,这些pin都是output吧,除了27是vdd
11#
 樓主| 發表於 2011-1-13 15:12:09 | 只看該作者
csmc的工艺,无锡上华。输出BUF的size 与输入的保护尺寸是一样的。
10#
發表於 2011-1-13 13:45:10 | 只看該作者
用的哪家的工艺啊,csmc/tsmc/hhnec/vis? 0.5u 5v esd还是比较好做的
9#
發表於 2011-1-13 13:43:41 | 只看該作者
按理来说,你直接把esd做输出buffer,esd应该很强悍啊,看来layout时可能有些地方没有注意吧
8#
 樓主| 發表於 2011-1-13 13:22:10 | 只看該作者
回復 7# jian1712
4 d3 T1 H' Y" g2 Q- O' u
4 K+ [5 r7 Y3 O; `" u% b  p+ n1 k7 @: y2 A; @) v
    是的,输出BUF直接代替保护。这样有问题吗?
7#
發表於 2011-1-13 11:28:01 | 只看該作者
回復 6# cltong9 i' M2 ]6 J) F' s, T5 h
我的意思是你的输出pad直接连到esd器件,别的还连了哪些器件
6#
 樓主| 發表於 2011-1-13 11:11:52 | 只看該作者
回復 5# jian1712 $ S# T! C/ ?) x) N- g- ^

+ v5 @& {/ [' P1 @) m3 J$ p# }1 \6 _1 B1 f+ A
   

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-7 07:49 AM , Processed in 0.120007 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表