請問電壓比較器

bernie820

請問有關電壓比較器的問題
  U: R; p. ?/ @0 U" H! Y0 V& ~
% A. j8 [9 L) U) D0 d" |# k是否兩輸入端皆可為非固定的電壓
1 D. z/ K8 W& R( j! {
" x# k$ l4 u+ U" F! B1 D$ b$ ]看很多設計都是一端接dc的vref做判斷
( ]0 K& w' u3 R1 q, q
但現在我的輸入端為兩個都會改變的電壓~

那請問這樣要怎麼設計?~謝謝~
6 h2 a9 a- z$ l
我要拿這兩個電壓做比較~
一個電壓是由輸入端輸入，另一個是由輸出端拉回來和輸入端做比較
+ g4 o- n% w; @% S, N所以我的兩輸入判斷電壓是不固定的，
只要輸出>輸入結果會為high
& }- J  v6 C- [/ D( N5 }! [: K然而輸出<輸入結果為會low
不知道這樣行不行設計?
% ?$ {9 Q- t9 d" w% ^" k+ g
但考慮到另一個問題，那兩個相等的時後是否也可為low
但是兩個要相等好像也很困難吼!

jackrabbit

您的作法很矛盾....
# C/ b7 r! |7 u$ P0 H7 A& I4 u比較器是把OP用在開迴路狀態
你直接把兩個想比較的電壓輸入OP的兩個input, output端自然會有H/L
至於誰比誰大是發High, 取決於你選的input 極性
而且通常會有一個遲滯範圍, 來避免false trigger~

把輸出端拉回到input是迴授系統(feedback)
3 \9 h$ I% ]' M0 g* S6 U負迴授是一般所謂的OP, 最常用在voltage regulation
7 O4 b* |. W% q' D) N你看到的input 一端給vref 另一端拉output回來就是!!
( ~9 f0 n' g" ~: H8 a4 w正迴授要不是output拉到always high or always low, 不然就有可能起振~

如果看不懂我在說什麼, 可能要先翻翻教科書~~
Baker那本有一張專門在講comparator design, 可以參考一下!!

bernie820

您的作法很矛盾....
比較器是把OP用在開迴路狀態
; A, R/ {, x% C! I7 S你直接把兩個想比較的電壓輸入OP的兩個input, output端自 ...
jackrabbit 發表於 2011-1-6 05:02 PM

# ]8 b/ m9 H% |* t. ^( v$ i0 D

# ?, g/ B3 }1 t% h    嗯!您誤會我意思了~抱歉是我說的不清楚!
我輸出拉回來的不是op那一電路拉回來比較(我知道那是隨偶器)
而是最後一級輸出端會拉回來和比較器輸入電壓做比較
, h2 \0 E% f* w/ y
7 t$ \+ Q8 ~8 `* n  V但是我現在有一大問題是我想要在兩電壓(類比)相等時(或已經很接近時)
可以有一輸出訊號(不是最後端電路喔)為 0 or vdd的電路設計

sky987

那不就是一般的 latch-type comparator
通常會藉由cross-coupled 的架構來把電壓分開至VDD與GND
8 h2 Z: Y- q: ?& l! ^' |
! O! a: H4 n# a) c要記得加上reset電路來把讓它重新啟動  不然電壓會一直鎖死在那邊
% j5 k' }# ^4 _& N6 o( l( k
2 e& I0 T* P9 R% E* Y) J自己搜尋看看囉

yeutay

-----是最後一級輸出端會拉回來和比較器輸入電壓做比較  -----
1:如果是,拉回來和比較器+IN輸入電壓做比較  則形成史密特觸發,如果-IN電壓無法大於+IN電壓,則被鎖死(同樓上說法)
7 |, U/ y, A" q3 e" a# }2:如果是,拉回來和比較器-IN輸入電壓做比較  則形成正相放大器。若最後一級輸出端會經轉換成其它信號(如峰值保持)就有比較器作用。