|
實驗平台~; U+ ^- v; a4 p9 I& {& p
「Terasic」Altera DE0 多媒體開發平台,Cyclone III 3C16 FPGA
7 F. B# f6 t% c3 v在建構的過程中(僅放入cpu跟memory ip)
3 c! g% V; H" C h5 D; {no reset vector has been specified for this CPU& ^$ @0 c! }, }+ Q9 g& |: ]
no exception vector has been specified for this CPU1 j# w; D, D- k
這兩個訊息,沒辦法完全消除,這兩個一定要消除嗎, d# a- P4 v u$ W/ @; _
試過
5 x# @5 W, o9 U! ~on chip memory
, l$ j! V- p2 B" i6 \sdram
4 d) |" j9 T, E0 Y* {用上面兩個去試過所有可能的組合(mem/mem,sd/sd,sd/mem,mem/sd)
% j2 n7 w2 @( b+ F1 |% N2 h4 u" J/ Mno reset vector has been specified for this CPU
! c" h: y1 O4 G7 j0 L5 g# \- vno exception vector has been specified for this CPU
2 q$ V( j) c- O7 `0 T# v總是會有一個沒辦法去除(先選的訊息會被消除)
7 `/ V* b9 [7 b9 _9 f0 M
2 G; o. h K1 o8 O, M+ U3 \% Q4 w有人有在玩10.1版嗎?請多多幫忙~~ d4 x& [7 c* r
3 y5 I& d& X4 p0 `% B6 R8 e/ X4 m目前打算~改用10.0sp1跟9.1sp2試試看7 c4 b& s) ~! _/ ]* V8 C
# A3 L+ i) M. ?0 p2 S5 dTHX~ |
|