設計問題

m851055

在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，
! ^* R$ {: [0 ~+ S# S- B
Source端及Body端接GND，而Gate所接之電路此時不會給gate任何
- J; ], ?. I4 s
電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問

，這是為何?

4 P5 s+ i( B7 P# ~- A. f電路可以想像成一個NMOS，NMOS Drain接電源16V，
7 C4 @7 y0 X* b; G! `+ J
Source端及Body端接GND，而Gate是所要看的結果。

hisanick

會不會是因為那點電壓 undefine 的原因，所以存在了 vt