Virtuoso CDL Import設定問題

bookfish928

在CDL Import裡設定的reference library及device-mapping file
7 ~: @' b3 D" Y0 y' u請問reference library指的是??
以及可以請教如何撰寫device mapping file嗎??
" W+ A! f4 v( H6 d, {+ }& v
% t6 K. c) _0 o謝謝各位大大囉

wachun

reference library指的是你用的nmos/pmos/inv....etc. library

liu.leon

device mapping file
7 R7 f/ u- j0 ?9 `" y' z+ K$ h9 T先vi model.map file
9 a/ V4 G+ c$ R( e* ^M PCH  .   .
M NCH  .   .
第一個 .  是自建layout library, 第二個  . 是 TF file定義的MOS 名稱,
也就是說沒有自建layout 如下:
( U) k4 S. m- d+ F: wM PCH  .   PMOS
M NCH  .   NMOS
2 n" k+ O4 P- l  z* E如有自建layout library
M PCH  lib_name   PMOS
M NCH  lib_name   NMOS

star123

補充:
4 j) D: j! t! x7 T1. Reference Library: the reference libraries or Process Design Kits (PDK) where the symbol views of master cells are present. 既你想要用的symbol是來至哪個 library.
2.  Syntax for Specifying Device Maps in a Device-Map File:
     devMap := <primitive_device_name> <mapped_device_name>
     [ propMatch := list_of_prop_to_match ]
3 u) _$ T; W# ], m! f& m     [ termMap := list_of_terminals_to_map ]
3 i; `7 |- _' [) `     [ propMap := list_of_properties_to_map ]
0 I; k3 I& C, c2 D  F     [ addProp := list_of_additional_properties_to_map ]
- `5 r/ R; s# R$ |0 `1 B. _      Example:
      devMap := resistor res
0 ~9 m+ j" s0 t$ V9 g( T8 r% B* a      propMatch := r 20000
/ l2 w' B0 J. w: Q$ y* L# k% B      termMap := PLUS PLUS MINUS MINUS
9 m( w, _7 g2 E$ U, i2 ?/ }  W. n1 v* `      propMap := subType type r resVal w width l length
, ]! ^! F2 T/ u# f# j9 v% [      addProp := model res