Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 32406|回復: 19

[問題求助] ESD Layout Rules

  [複製鏈接]
發表於 2010-5-14 00:54:52 | 顯示全部樓層 |閱讀模式
想請教 為何考慮ESD的MOS
, u7 L7 y- I- c& ]0 l
/ a2 D2 h! R2 q它的drain 跟source要畫的特別大7 L* L+ V; _* d/ }! n! J  t

" r# ]& y2 _" w如果PADs 進來是直接看到電阻
* R  j- ?( a! M* V% n! R7 b  E$ X' A# }7 U
如poly diffusion or nWell 的話
# Q5 j2 V% ~) D) D4 K! K3 f, U: K! L3 R$ c$ I/ d
ESD又各該如何考量, width要畫大一點嗎?
* w+ k- h9 S8 s& t4 q% ?6 l/ e0 e3 g6 o3 g3 N8 q
煩請前輩賜教

評分

參與人數 1感謝 +3 收起 理由
crystal_blue + 3 有深度的問題,發人省思

查看全部評分

發表於 2010-5-14 10:12:38 | 顯示全部樓層
ESD的CELL是提供ESD測量或發生時去產生一個電流需洩的路徑,所以即使你從PAD看進去是看到電阻,你還是需要ESD的CELL。而電阻的作用是在保護你從PAD看進去的東西。
 樓主| 發表於 2010-5-14 12:03:28 | 顯示全部樓層
回復 2# samgu ) f& p, {1 H2 q) ~
4 W0 E  o( C. p8 O  P- {" W
感謝samgu 的回應
* W& R" K1 D% R9 x1 k
" Y8 E7 Q3 q" {# ]; w! K一般ESD CELL就是用MOS Diode來做ESD防護$ j' p( p" q/ ]' r7 @) ~2 M
) c, d1 I/ W+ m
我的問題就是 為什麼這個MOS的 Source 與 Drain的要比較大6 c0 n! F& ]3 n

* o6 A* {2 l& V, J* O7 ]而且Drain端 會比Source端大
; G1 e2 s" L  ~2 i
& ]. O' q1 t# X另外 在ESD stress路徑上的電阻 又該如何考量layout?
發表於 2010-5-14 15:01:16 | 顯示全部樓層
這個問題需要先從MOS的結構說明,因為現今CMOS一般為LDD的架構,而此架構會在 MOS的 drain and source端產生一個尖端(看剖面圖即可了解),當ESD發生時電荷會聚集在這個尖端並造成放電,結果就會將  }" @- o0 l7 R" r$ O0 o1 S1 Z  k2 u
GATE打穿,所以未了避免這種情況發生,在最不讓費成本的情況下就是將Drain與gate的距離拉開

評分

參與人數 1感謝 +2 收起 理由
crystal_blue + 2 有用的資訊

查看全部評分

 樓主| 發表於 2010-5-15 01:03:54 | 顯示全部樓層
了解...  另外想問 / @5 G: s( P+ \1 e+ y9 n' z
MOS的Poly 是長在Thin Oxide上! Z6 S$ p1 w1 X+ u1 a2 j7 D0 t

* ]/ K" g1 n. g* z3 q9 {; v1.那不在 diffusion上面的Poly (如Poly電阻) 是不是長在Thick Oxide上呢?
6 B# b& X% ~1 b1 p1 |0 Q4 e: o3 L# v8 J0 D0 G  r* [. T0 Y1 r4 x
如果ESD stress 會經過一個電阻' u3 Y4 f6 y% U: x8 Y$ u9 e

+ q/ C' c& t: v' C2. 那這個電阻使用n+ type 會不會比poly 還要好?
發表於 2010-5-15 11:01:33 | 顯示全部樓層
如果MOS不在Thin Oxide上的話應該是在FOX上。
發表於 2010-5-19 21:03:28 | 顯示全部樓層
学习了 谢谢各位的分析
發表於 2011-4-1 18:28:22 | 顯示全部樓層
直接和body相接的端點不需做ESD rule. 所以source 端通常不需要.但是也有些電路 S / D 與sub接不同點,此時兩端都要 follow ESD rule.
發表於 2011-5-30 20:39:42 | 顯示全部樓層
MOS元件在汲極(Drain)端到金屬矽化物擴散層分隔的寛度。目的是要確保汲極雜散串聯電阻足夠大到能阻擋靜電放電的衝擊不會擊穿氧化層而導通到最高或最低電位的基體接點(Bulk contact)。
發表於 2011-6-8 10:00:59 | 顯示全部樓層
又学习了。。。。。。。。。。
發表於 2011-7-29 20:47:32 | 顯示全部樓層
學習了..
4 m  y6 z4 I- ^( z* F2 b感謝分享
1 B1 F0 i" Z+ x% ~: O% ELayout真的好多要注意
發表於 2011-11-2 10:46:47 | 顯示全部樓層
ESD在layout上算是重要的一環,
( L. l  y) {5 R! X! t感謝大大的分享~
發表於 2011-11-17 02:13:13 | 顯示全部樓層
有源区的PLOY是长在thin oxide  不是有源区的 都是在FOX上面 所以不必担心击穿问题
發表於 2011-11-18 11:17:01 | 顯示全部樓層
感謝大大分享,剛好要用到,3Q~
發表於 2011-12-7 17:08:19 | 顯示全部樓層
话说,drain离栅极远还有一个原因是增大镇流电阻,让Drain下方的电流更加分散,从而提高MOS的ESD能力的哇。
發表於 2011-12-30 17:21:49 | 顯示全部樓層
謝謝你啦~受益良多阿~感謝大大無私地分享
發表於 2012-1-8 21:57:42 | 顯示全部樓層
一直對ESD的LAYOUT不是很熟悉喔~
% |% j0 i9 b$ H0 D- V' C% V感謝各位的經驗分享~
$ r! n9 t; a1 \6 w% r對小弟受用無窮~
發表於 2012-2-3 19:19:51 | 顯示全部樓層
這個問題需要先從MOS的結構說明,因為現今CMOS一般為LDD的架構,而此架構會在 MOS的 drain and source端產 ...; u# }1 j. v* x$ F% n9 I- K
samgu 發表於 2010-5-14 03:01 PM

4 m+ [, T" r1 f8 J1 k  i
2 }2 b3 ^3 }7 I$ G5 ~$ q& s6 S' R, g: J  |- ~
大大您好!請問LDD的架構為何,可以為小弟解釋一下嗎?謝謝!
發表於 2013-5-1 17:24:09 | 顯示全部樓層
最近工作一直遇到 IC ESD Fail 的問題,這些資訊對小弟有很大的幫助~感謝各位板友的經驗分享
發表於 2013-6-6 12:56:52 | 顯示全部樓層
pad越大,阻抗越小喔~~~~~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-15 07:02 AM , Processed in 0.134008 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表