請問Xilinx CoolRunner-II Starter Kit 該用VHDL或Verilog ?

boltnut

小弟手上有個Xilinx CoolRunner-II Starter Kit (XC2C256), 想要做個
DE (Data Enable) 訊號分離成Hsync/Vsync 實驗,
; h( e' H3 F: H7 o9 m: P7 j8 x請問 該用VHDL或Verilog來設計 ?

+ @/ x1 b9 k0 W. k2 d我正在下載安裝 ISE Design suite 11.1,
5 r) D6 x6 T$ ^. m) Z4 n' _1 k不知會不會殺壬雞卻用牛刀?

boltnut

回復 2# tommywgt

- |3 |2 X$ ^. F/ Y6 p! P" r! |
! T! }: X" V- @+ n" S% U    我安裝Xilinx ISE 11.5 後,有
1) ISE 11.5
" w. N  |& d$ U1 u  T2 U1 r2) iMACT 11
3) PlanAhead 11
4) ChipScope 11
; h5 W8 ^/ I; X0 R+ k' x
請問這些ToolChain 的工作流程為何?
8 ]. O  T( H. C* O  x# m  r有文件說明ToolChain的工作流程嗎?