請問Xilinx CoolRunner-II Starter Kit 該用VHDL或Verilog ?

boltnut

小弟手上有個Xilinx CoolRunner-II Starter Kit (XC2C256), 想要做個
DE (Data Enable) 訊號分離成Hsync/Vsync 實驗,
請問 該用VHDL或Verilog來設計 ?

/ ~  o% `4 M( k* m& U6 y& T+ ^: I. ^我正在下載安裝 ISE Design suite 11.1,
1 t+ P" x, b' S2 m5 L9 g不知會不會殺壬雞卻用牛刀?

tommywgt

隨便你用都行

boltnut

回復 2# tommywgt
3 |1 [, ~* |* i3 X+ ^. f: y
0 A/ j/ I( O: K  l# c
; S. {4 ]# \: @+ e6 S    我安裝Xilinx ISE 11.5 後,有
  g4 V6 l. d" q& L1 \2 @3 A6 f) F- }1) ISE 11.5
2) iMACT 11
, k# v" A5 M/ j: W3) PlanAhead 11
4) ChipScope 11
. Q0 |5 }+ K. c' `( ?6 \6 }# j2 M
5 f; [  G4 h1 T請問這些ToolChain 的工作流程為何?
有文件說明ToolChain的工作流程嗎?

tommywgt

1) ISE 11.5: Xilinx的整合開發環境
2) iMACT 11: JTAG的燒錄環境
* C) @# r! \( V# P; T# i& L3) PlanAhead: place用的tool, 不建議初學者使用
4) ChipScope 11: 類似Logic Analyzer的工具, 很好用, 但是只能在FPGA中使用
" A% `4 h" e" H" o9 O2 V
建議你去找代理商的FAE要你所需要的資料

russell

Hi,
4 B; J5 w5 d5 |& N: O
您需要的資料, 我寄到您Gmail囉! 請查收! ^^

sieg70

russel, 請問我可以向您索取這份資料嗎? thanks! 請寄到  s i e g 7 0  @ y a h o o . c o m . t w

pompom7788

感謝大大分享喔~~~~

7 q; z. i3 H6 {/ d  A! H( n3q~~~