請問Xilinx CoolRunner-II Starter Kit 該用VHDL或Verilog ?

boltnut

小弟手上有個Xilinx CoolRunner-II Starter Kit (XC2C256), 想要做個
DE (Data Enable) 訊號分離成Hsync/Vsync 實驗,
, d0 c* M* i' o( C9 e請問 該用VHDL或Verilog來設計 ?

3 q# p: X+ \& @, j/ T( H* H, A我正在下載安裝 ISE Design suite 11.1,
- A& [0 J* V5 M& t8 P+ E不知會不會殺壬雞卻用牛刀?

tommywgt

隨便你用都行

boltnut

回復 2# tommywgt

3 F4 o3 A  B( E8 ~: F% o& W
    我安裝Xilinx ISE 11.5 後,有
8 _( k: u7 F& O4 u1) ISE 11.5
. b; D0 d; p  D$ o# M2) iMACT 11
3) PlanAhead 11
6 @1 D$ o  i2 X# C+ b, p4) ChipScope 11

# o+ \6 f0 Z& r請問這些ToolChain 的工作流程為何?
) x# G) g/ x# n! l4 k) Z9 k有文件說明ToolChain的工作流程嗎?

tommywgt

1) ISE 11.5: Xilinx的整合開發環境
* O; \& Q; e/ M- x/ G" A4 t5 y3 z2) iMACT 11: JTAG的燒錄環境
" Q. V$ T5 h0 ]# f3) PlanAhead: place用的tool, 不建議初學者使用
1 c5 I' P$ K8 I1 e: i) v; k* {! C4) ChipScope 11: 類似Logic Analyzer的工具, 很好用, 但是只能在FPGA中使用

建議你去找代理商的FAE要你所需要的資料

russell

Hi,

您需要的資料, 我寄到您Gmail囉! 請查收! ^^

sieg70

russel, 請問我可以向您索取這份資料嗎? thanks! 請寄到  s i e g 7 0  @ y a h o o . c o m . t w

pompom7788

感謝大大分享喔~~~~

3q~~~