請問Xilinx CoolRunner-II Starter Kit 該用VHDL或Verilog ?

boltnut

小弟手上有個Xilinx CoolRunner-II Starter Kit (XC2C256), 想要做個
DE (Data Enable) 訊號分離成Hsync/Vsync 實驗,
2 E- \$ `& m* u8 ^% ~; b請問 該用VHDL或Verilog來設計 ?

我正在下載安裝 ISE Design suite 11.1,
3 e+ [% M" k# H( H4 ^不知會不會殺壬雞卻用牛刀?

tommywgt

隨便你用都行

boltnut

回復 2# tommywgt
* h: K, q. S! T8 V9 m

1 s  ~# D# K9 }% d    我安裝Xilinx ISE 11.5 後,有
: U3 R+ f2 a8 i: Z% `' q1) ISE 11.5
2) iMACT 11
/ r/ _9 y( j6 W) z: O& @+ L3) PlanAhead 11
4) ChipScope 11

請問這些ToolChain 的工作流程為何?
有文件說明ToolChain的工作流程嗎?

tommywgt

1) ISE 11.5: Xilinx的整合開發環境
4 |3 s% z" z" I2) iMACT 11: JTAG的燒錄環境
3) PlanAhead: place用的tool, 不建議初學者使用
4) ChipScope 11: 類似Logic Analyzer的工具, 很好用, 但是只能在FPGA中使用

/ j& R/ r: {) u0 ?建議你去找代理商的FAE要你所需要的資料

russell

Hi,

您需要的資料, 我寄到您Gmail囉! 請查收! ^^

sieg70

russel, 請問我可以向您索取這份資料嗎? thanks! 請寄到  s i e g 7 0  @ y a h o o . c o m . t w

pompom7788

感謝大大分享喔~~~~
9 x' E9 h% g( h6 y: o  h9 v
1 i7 t) D" i: ?, B: m( `3q~~~