請問Xilinx CoolRunner-II Starter Kit 該用VHDL或Verilog ?

boltnut

小弟手上有個Xilinx CoolRunner-II Starter Kit (XC2C256), 想要做個
DE (Data Enable) 訊號分離成Hsync/Vsync 實驗,
請問 該用VHDL或Verilog來設計 ?

% c3 |/ ?; o1 K! M) h我正在下載安裝 ISE Design suite 11.1,
4 p2 C5 l, U& ]) R: {& N不知會不會殺壬雞卻用牛刀?

tommywgt

隨便你用都行

boltnut

回復 2# tommywgt

) C) p- E* L/ Q
! l. {/ S6 c9 L/ \+ B1 A! Z+ L    我安裝Xilinx ISE 11.5 後,有
$ \1 p" C  x" ]" v6 D  X8 o( s8 o+ }" ]1) ISE 11.5
! ]" V% v  w1 ^) w9 k. c% t2) iMACT 11
% e  F- \* @, d- L& v. b0 ]3) PlanAhead 11
4) ChipScope 11
3 M- D& S; T' I. a3 L
3 U& L2 k3 l$ b' }. s* ~請問這些ToolChain 的工作流程為何?
有文件說明ToolChain的工作流程嗎?

tommywgt

1) ISE 11.5: Xilinx的整合開發環境
2) iMACT 11: JTAG的燒錄環境
3) PlanAhead: place用的tool, 不建議初學者使用
4) ChipScope 11: 類似Logic Analyzer的工具, 很好用, 但是只能在FPGA中使用
& B. V6 V/ J8 ~$ z$ u) F6 z
建議你去找代理商的FAE要你所需要的資料

russell

Hi,

: Z5 W% d7 g% w. ^, x, J您需要的資料, 我寄到您Gmail囉! 請查收! ^^

sieg70

russel, 請問我可以向您索取這份資料嗎? thanks! 請寄到  s i e g 7 0  @ y a h o o . c o m . t w

pompom7788

感謝大大分享喔~~~~
& |& L5 V3 o" D, _/ s9 v' q
5 g, z4 U% F' u1 \1 j/ |3q~~~