請問Xilinx CoolRunner-II Starter Kit 該用VHDL或Verilog ?

boltnut

小弟手上有個Xilinx CoolRunner-II Starter Kit (XC2C256), 想要做個
# F$ a2 W$ f2 |0 zDE (Data Enable) 訊號分離成Hsync/Vsync 實驗,
請問 該用VHDL或Verilog來設計 ?

我正在下載安裝 ISE Design suite 11.1,
不知會不會殺壬雞卻用牛刀?

tommywgt

隨便你用都行

boltnut

回復 2# tommywgt


    我安裝Xilinx ISE 11.5 後,有
1) ISE 11.5
5 b. U4 L6 I1 T# M8 }2) iMACT 11
  o* j0 K3 t2 Q4 }4 Q8 u3) PlanAhead 11
4) ChipScope 11

1 Z# O" i' N  o1 ~  S請問這些ToolChain 的工作流程為何?
有文件說明ToolChain的工作流程嗎?

tommywgt

1) ISE 11.5: Xilinx的整合開發環境
8 T+ j: O% ~+ A! T2) iMACT 11: JTAG的燒錄環境
3) PlanAhead: place用的tool, 不建議初學者使用
" P$ E  E  c& t! `* D( z% {4) ChipScope 11: 類似Logic Analyzer的工具, 很好用, 但是只能在FPGA中使用
" N4 h& r4 J1 P) y- Y
4 U: j7 }: b, U& s建議你去找代理商的FAE要你所需要的資料

russell

Hi,
6 b  C5 l$ E: m; T! G
您需要的資料, 我寄到您Gmail囉! 請查收! ^^

sieg70

russel, 請問我可以向您索取這份資料嗎? thanks! 請寄到  s i e g 7 0  @ y a h o o . c o m . t w

pompom7788

感謝大大分享喔~~~~
1 K, C! W5 B: g7 h3 o% N# \
3q~~~