請問Xilinx CoolRunner-II Starter Kit 該用VHDL或Verilog ?

boltnut

小弟手上有個Xilinx CoolRunner-II Starter Kit (XC2C256), 想要做個
+ d" `$ |; u; t# o! nDE (Data Enable) 訊號分離成Hsync/Vsync 實驗,
請問 該用VHDL或Verilog來設計 ?
* a4 j* R- j- v4 y2 r- Z0 o8 k! L
5 L# N4 A: }3 U1 a" \8 V8 l我正在下載安裝 ISE Design suite 11.1,
% ?: j7 u% v- t: ^不知會不會殺壬雞卻用牛刀?

pompom7788

感謝大大分享喔~~~~
$ [* Q7 B; L& y/ C3 @# \2 |
; H4 g5 e8 B1 F2 h' K2 }: \+ u0 s# A3q~~~

sieg70

russel, 請問我可以向您索取這份資料嗎? thanks! 請寄到  s i e g 7 0  @ y a h o o . c o m . t w

russell

Hi,

您需要的資料, 我寄到您Gmail囉! 請查收! ^^

tommywgt

1) ISE 11.5: Xilinx的整合開發環境
2) iMACT 11: JTAG的燒錄環境
3) PlanAhead: place用的tool, 不建議初學者使用
4) ChipScope 11: 類似Logic Analyzer的工具, 很好用, 但是只能在FPGA中使用

8 N! Z# p4 Z, e) K. Z建議你去找代理商的FAE要你所需要的資料

boltnut

回復 2# tommywgt


    我安裝Xilinx ISE 11.5 後,有
1) ISE 11.5
2) iMACT 11
- s* N/ ?7 \- c; ^3) PlanAhead 11
4) ChipScope 11

請問這些ToolChain 的工作流程為何?
# ]7 H5 z* r0 [! `有文件說明ToolChain的工作流程嗎?

tommywgt

隨便你用都行