2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
  w- x) h, N. p) D所以想請教各位先進 正確的電容該如何畫
* O2 ^; Z" X& F" \. E/ |話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容
: I4 g4 T+ }6 A: P4 D0 D5 m) a7 m% Y
& @6 A* O9 b* g2 p+ s4 ?我附上我最後的布局圖 請各位多指教
. F; X2 j, A9 [& }' `; F

bernie820

當然可以當電容呀...
在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
否則lvs決對過不了!!(電腦是很笨的)
2 u) _8 v  R2 k不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
因為一顆電容就可以遠大於你所有邏輯電路的面積
' n9 V/ g2 x0 _0 j1 [不過我沒看到電路
% ]# ~/ b1 L6 O0 [% z" _  P. w0 f, F所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)

( G" T* ~# y2 ~5 \若你用平行板的電容外圍要加保護環!!

我看了一下圖示那應該就是說用金屬層(M)兩層
金屬層四邊要去角避免電荷積聚
0 C) V# ]" y" ]然後想像一下電容的樣子
/ X0 g9 i6 a. ^一定會有接點接出去
8 }, X. n: q( A! c所以或用via 或contact接出去
但最大問題一定是w/l 要去算一下

你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
7 ^# N4 H6 e4 U( w6 D2 s9 C3 d/ i) K通常會有一些些些誤差!(很難完全準)
9 o9 Y, z* y& ^: A& E: p- [
8 [8 R  M  p; b0 w打的好累= =zzz
: M$ N+ Y6 k7 c" k% g, d# \多去網路上看看吧~
0 a$ I4 Z6 J! A$ f1 R6 v製程文件也一定有教

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他
0 [3 r7 \- i+ Z" b9 g
爬一下文 應該有相關資料
6 p: p( l5 c8 X  e1 {
3 A- R2 y. p* w- M( B# I% M面積 X 參數值 = 電容值  (參數值 通常design rule 有)

lunarsama

我看CIC給的講義是講2M+CTM
所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
; r) L# }7 R% `# Y' t可是LVS卻說這電容短路..所以我不知道我少哪些東西
( \& {' H3 |: L# v. U6 `# K# U這是RULE給的電容值算法
Ca = 1e-3         // F/M^2
9 f' b! M! H3 \% pCf = 7.5e-11      // F/M
C = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)

& m" z; W5 E6 i+ q. K- A2 ?論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!
& I- B1 _1 |, q* _; r  r( P
我大概有看過題目但我不是參賽者!

電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)
, n( x' D6 |5 b2 t" r7 D; x9 ?
8 q/ H, |. p' X# y數位積體電路可以用mos來等效一顆電容

也就是將s和d極短路而g極連接出去

這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容

w/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值
& O1 V0 `0 }; z5 c' n! \
2 a" ]# K1 R1 w2 [8 j不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!
1 H" l9 t) Y- w0 I$ Y: E
當然~mos也可以等效成電組^^

lunarsama

我是大學類全客戶設計組
看到樓上的回答 馬上遠端到學校LAY
畫好發現我Netlist要怎麼指那個MOS是電容
* o  V* |. \1 l然後看一下LVS的RULE只有一行定義電容名字
c. MIM Capacitor :
4 @- D9 a# y9 x) m9 \  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
就沒了
所以好像沒辦法把MOS當電容
* |& U2 b0 Z  i/ z3 m2 a順便附上我看講義上的電容畫法是否正確

lunarsama

, l; `9 L+ e# u$ p7 j
8 J# m& w1 m4 z  A9 n: l清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
  r9 B% ?& R: \8 {星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
" y7 F7 j' ]+ `0 C星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
* S' M( G- C/ h2 D+ A$ o  |索性做一個試算表好了 也比較好找電容值
7 K; p7 J' j7 F" n做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
反正DRC/LVS過就好啦
; O" o* x3 F) n( ?( `4 P- D; x樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
0 t) {9 i# b- n- E# hcadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
MOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向

/ ]- ?/ I0 O+ g6 u5 |不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數

+ I* V- C4 Q8 y' c# M) u: x最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確
& y6 s, Y0 }4 a  o9 S2 G
% H1 t3 }! u. Y- q順便把CIC電容表貼出來吧 看有沒有要吧

bernie820

一起多研究吧^___^

+ L6 X9 Y* _' l2 Z不過看你得電路畫法

感覺像是數位電路
6 e$ u) p# M. J" g. W; W
p在上n在下
- e$ T8 k* ^/ b4 F
呵!

yuany

都说是电容啦。。那也得看上去像电容啊
画两个大的MOS管就好啦 fingers＝2
. J- Y# ]4 z0 l1 p$ C) {7 v4 o* J比你那样好看多了
+ k2 H+ k# d; s) X# e

lunarsama

我有去問碩士的學長
) v, D  j4 V7 [" d他說今年CIC的design rule 只有MIM的電容規則裡
( N; t9 R4 F  `其他種類電容都沒在design rule裡面
/ i8 G3 V7 Y, m6 @+ q所以其他方法都無法通過驗證

bernie820

嗯...Metal-Insulator-Metal喔
* {& |( w6 w  ?1 a& ^! p  u& k4 Y: y' H那就很有可能!!!

你說的design rule 過不了
我想你是說在cadence 中是用MIM電容
( V4 C; l$ j& Y* h3 ~% _但佈局卻是用MOS等效電容

這樣是一定沒辦法過的!!
5 C( {' \3 W: V& W
但是...如果在cadence中就用mos等效電容
那這樣還是可以過的!!

chriskomh

類比元件的電容好像很難畫....
那個老師說用叫的...是要怎麼叫阿...
& l8 F- i) R* f/ {1 ?, N+ B6 _該不會是叫一個NMOS或PMOS
然後再把S端D端相接
+ `$ m. X$ q) j2 B2 S2 t! ?5 r在去算他的L、W、Cox?

egg

回復 3# lunarsama
1 z& L' p5 h& R3 v+ O# K' O1 a8 C

8 t6 K* S% w8 ]+ N2 D% }8 D7 b    請問您這次比賽所使用的process是...
如果可能的話可以寄LVS command file給我
我幫您看看是哪邊出問題